Den Elektronikmaart vun haut erfuerdert d'Integratioun vu multiple High-Speed-Funktiounen op miniaturiséierte gedréckte Circuitboards (PCBS) op engem eenzege Board, wat Designer féieren fir Drot ganz no zesummen ze placéieren fir d'Verpakung a Raum ze optimiséieren. Dës Proximitéit kann zu onerwaarte Kupplung vun elektromagnetesche Felder féieren, e Phänomen bekannt als Crosstalk (kuckt Figur 1).

Figur 1: Grafesch Representatioun vun ugrenzend Linnen op engem PCB mat potenziellen Crosstalk Problemer.

Och wann d'Héichdichtverpackung inévitabel ass, sollten bestëmmte PCB-Designregelen am Zesummenhang mat Verdrahtung op der PCB net verletzt ginn fir potenziell Crosstalk an elektromagnetesch Interferenz / Kompatibilitéit (EMI / EMC) Themen ze vermeiden.

(An de folgende Sektiounen bezitt den Ausdrock "kritescht Netzwierk" op déi Héichgeschwindeg Auer / Datelinnen, wichteg Sensorlinnen, etc., op engem PCB, ofhängeg vun der PCB Uwendung.)

Regel 1: Schlëssel Netzwierker bei I/O Netzwierker

Et ass wichteg d'Verdrahtung vum kriteschen Netzwierk ze kucken, dat mat den I/O Linnen assoziéiert ass, well Kaméidi ka ganz einfach un de Board gekoppelt ginn duerch dës I/O Linnen, déi an an aus dem PCB kommen (kuckt Figur 2) oder duerchgefouert ginn. aner Brieder.

Figur 2: Schematesch Diagramm vun engem Szenario wou de kriteschen Netzwierk an I/O Netz no beienee verbonne sinn.

All Kaméidi, deen duerch d'I / O-Linn an de Bord erakënnt, huet d'Potenzial fir un de kriteschen Netz gekoppelt ze ginn, deen wichteg Daten / Auersignaler dréit, wat am Fong e PCB-Immunitéitsprobleem ass (Figur 3A). Op eng ähnlech Manéier kënnen all High-Speed-Signaler, déi vum kriteschen Netz gedroe ginn, un den I / O-Netz gekoppelt ginn a schliisslech op d'Äussewelt an an aner Moduler am System iwwer I / O-Linnen vum Bord iwwerdroen ginn. Am Prinzip wier dat e Stralungsproblem fir de PCB (Figur 3B).

Figuren 3A (lénks) an 3B: Potenziell EMI / EMC Probleemer verursaacht duerch Proximitéit vu kriteschen an I/O Netzwierker

Regel 2: Ausgesat kritesch Spure Längt

A kuerz Wellelängt Héich-Vitesse PCBS (& GT; 100MHz), ass d'elektresch Längt vun all kriteschen Netzwierk (kuckt Figur 4a) genuch fir et eng effektiv Stralungsquell ze maachen, besonnesch wann se un déi iewescht oder ënnen Schichten ausgesat sinn. Dës ongewollt Stralung kann un all ugrenzend Kabel gekoppelt ginn, souguer un engem Kabel an engem Apparat no beim Kabel. Mir recommandéieren de kriteschen Netz tëscht de feste Fligeren vun der banneschter Schicht vum PCB ze begruewen, wéi an der Figur 4b. Dëst hëlleft den Terrain vun der Linn ze versiegelen an all ongewollt Kupplung a Form vu Crosstalk oder EMI ze vermeiden. Wann dës kritesch Netzwierker mussen an der baussenzeger Schicht ausgesat ginn, soll d'Längt vum exponéierten Deel esou kleng wéi méiglech sinn. Dëst ass well wat méi kuerz d'Längt vun den exponéierten Drot ass, wat se manner Stralung ausstrahlen, well wa se elektresch kleng wieren, wieren se ineffizient Antennen.

Fig. 4A (lénks) an B: Diagrammer vun ausgesat oder zougemaach kritesch Netzwierker tëscht Fligeren

Regel 3: Kritesch Ënnerscheed Reseau passende

An der Theorie iwwerdroen Differentialpaaren Signaler vu gläicher Gréisst awer entgéintgesate Polaritéit, well den EMI produzéiert vun hinnen géigesäiteg annuléiert oder vernoléisseg ass. Wéi och ëmmer, dëst funktionnéiert nëmme wann d'Linnen am Pair vun der selwechter Längt sinn an sou no beienee wéi symmetresch méiglech sinn. Violatioun vun all vun dësen kann gemeinsame Modus Kaméidi an EMI Problemer Ursaach. Dëst ass vu grousser Suerg, besonnesch fir differentiell Netzwierker déi héichfrequenz kritesch Signaler droen, well EMI d'Frequenz vun de gedroe Signaler erhéicht. Figur 5 weist e puer Beispiller vun wiring déi richteg / falsch Manéier vun kritescher Ënnerscheed Puer tëscht dem IC Package an Austrëtt Punkten (Stecker) op der Circuit Verwaltungsrot.

Figur 5: Retour aktuell Wee mat Spalt an der Referenz Fliger

Kritesch Differenz Reseau passende: Simulatioun a Relatioun zu aktuellen Test Ufuerderunge

Am PCB Beispill an de Figuren 6A an 6b hu mir en einfache Fall wou Differentialpaaren op der PCB op zwou verschidde Weeër gekabelt sinn: symmetresch an asymmetresch. A béide Fäll, am SIwave, gi se op engem Enn vun enger Differentialspannungsquell opgereegt an um aneren Enn vun enger Laascht verbonnen.

Figuren 6A (lénks) an B: Beispiller vun differentiell Puer fir wiring op engem PCB

Mir lafen no-Feld Analyse a béide Fäll. An PCBS mat differentiell Pair symmetresch Drot ass den Noperfeldniveau méi niddereg wéi an hirer asymmetrescher Drot, wéi an der Fig. 7a a 7b.

Fig. 7a (lénks) a B: Nopeschfeld @ 597.45 MHz mat symmetreschen an asymmetreschen Ënnerscheed Pair Netzwierker

Ugeholl mir wëllen de PCB testen no den EMI / EMC Reglementer AIS 004 (an Indien) oder UNECE R10 (an Europa) Stralung Emissioun Ufuerderunge. Figur 8 weist eng komparativ Analyse vum simuléierte wäitfeld op enger Distanz vun 1 m vum PCB am 30 MHz - 1 GHz Frequenzbereich. Notéiert datt de Fall vun asymmetreschen Differenzpaaren den Emissiounsniveau ëm ongeféier 8 bis 10 dB erhéicht an och zu Net-Konformitéit mat 563.50 MHz a méi héije Frequenzen resultéiert.

Figur 8: Verglach vun 1 m Stralung

D'Simulatioun vum SIwave um PCB-Niveau erméiglecht eng fréi Identifikatioun vun esou EMI-Problemer, déi hëllefe kënnen PCBS ze optimiséieren, ier se fir kierperlech Tester an och méi héich-Niveau Simulatioune entworf ginn.

Verzichterklärung: Dësen Artikel gëtt aus dem "elektronesche Bësch" nei gedréckt, dësen Artikel stellt nëmmen dem Auteur seng perséinlech Meenung duer, representéiert net d'Meenungen vum Sakwei an der Industrie, nëmmen reproduzéiert a gedeelt, ënnerstëtzt de Schutz vun den intellektuellen Eegentumsrechter, gitt w.e.g. d'Originalquell un an Auteur, wann et Verletzung, weg Kontakt eis ze läschen.