(Nasdaq: SNPS) ass e féierende Fournisseur vun Electronic Design Automation (EDA) Software Tools fir integréiert Circuit Design weltwäit. Fir fortgeschratt IC Design a Validatiounsplattform fir de weltwäiten Elektronikmaart ze bidden, gewidmet fir d'Entwécklung vu komplexe System op Chip (SoC). Synopsys bitt och intellektuell Eegentum an Designservicer déi den Designprozess vereinfachen an d'Produkter op de Maart beschleunegen.

D'Firma Gréisst

Synopsys huet säi Sëtz zu Mountain View, Kalifornien, an huet méi wéi 60 Büroen an Nordamerika, Europa an Asien.

Zënter dem Chinese Maart am Joer 1995 erakomm ass, ass Synopsys engagéiert fir d'Entwécklung vun der IC Designindustrie a China ze beschleunegen. Eis Team an d'Geschäft a China hunn e gesonde Wuesstum behalen. An de leschte véier Joer ass de Verkaf vu Synopsys a China ëm duerchschnëttlech 70% gewuess.

D'Acquisitioun 2002 vum Avant! Zënterhier ass Synopsys e féierende EDA-Tool-Provider vu komplette IC-Designléisungen fir béid Front- a Backends ginn. Dëst ass och déi éischte Kéier an der EDA Geschicht datt eng eenzeg EDA Firma déi bescht Front-End an Back-End Design Tools vun der Industrie integréiert huet. A China huet Synopsys zwee R&D Zentren zu Shanghai a Peking gegrënnt, a méi wéi 200 R&D Personal integréiert. Synopsys China Entwéckler schaffe mat eis Sëtz fir nei Design Tools fir IC Design Ingenieuren ronderëm d'Welt z'entwéckelen a weiderhin déif Ënnerstëtzung fir China's IC Design Industrie ze bidden. Dëst ass Synopsys déi gréisste IC Design Tools Ariichtung ausserhalb vun den USA. Dofir ass China ee vun de weltwäite IC Design Tools Fuerschung an Entwécklung Zentren ginn.

Andeems Dir mat engem strategesche Partner a China schafft, ass Synopsys doriwwer eraus en Upstream Tool Fournisseur geplënnert fir en aktiven Facilitator vun der Industriekette ze ginn. Duerch Zesummenaarbecht mam "863" Programm vum Ministère fir Wëssenschaft an Technologie, Synopsys bitt e standardiséierte fortgeschratt IC Design Ëmfeld fir siwen national IC Industrialiséierungsbasen; Duerch Zesummenaarbecht mat der chinesescher Akademie vun de Wëssenschaften a féierende Universitéiten, ënnerstëtzen d'Fuerschung an d'Talentausbildung an China fir IC Designmethoden ze entwéckelen baséiert op Prozesser vun 0.13 Mikron an ënner; Duerch de gemeinsame Projet "COMIP" mat Datang Group, förderen d'Industrialiséierung vun tD-SCDMA Technologie, déi drëtt Generatioun vun Handy Kommunikatioun mat onofhängeg intellektuell Propriétéit Rechter an China ass; Andeems Dir mat SMIC an aner lokal IC Foundry kooperéiert fir de Referenzdesignprozess z'entwéckelen, ass et praktesch fir lokal Designfirmen Wafere ze produzéieren.

Zur selwechter Zäit ass Synopsys engagéiert fir lokal Talenter anzestellen an ze trainéieren, e professionnelle a qualitativ héichwäertegt Marketing- a Verkafsteam opzebauen, d'Verkafsverhalen am Gewalt EDA Maart ze reguléieren, déi bescht technesch Ënnerstëtzungsteam a China opzebauen, de chinesesche Client opzebauen. After-Sales Service Support Center an déi éischt 800 technesch Support Hotline an der Gewalt EDA Industrie. Fir chinesesch Benotzer an aner Benotzer op der Welt fir Synchroniséierung oder souguer besser technesch Service Support ze bidden.

Synopsys ass engagéiert sech zesumme mat der China IC Industrie z'entwéckelen. Onofhängeg vun den turbulenten Ännerungen an der China's IC Designindustrie an de leschte Joren, huet et ni d'Determinatioun vun der gemeinsamer Entwécklung gerëselt. Synopsys ass déi eenzeg EDA Firma déi konsequent direkt technesch Promotiounsberodung, Servicer an Ënnerstëtzung fir chinesesch Benotzer an de leschten aacht Joer geliwwert huet. A China ginn et véier Vertriederbüroen zu Peking, Shanghai, Hong Kong a Shenzhen, déi verantwortlech sinn fir Maartentwécklung, Verkaf, technesch Ënnerstëtzung, etc., mat insgesamt 50 Leit. An huet zwee R&D Zentren zu Shanghai a Peking, méi wéi 200 EDA Tool R&D Personal.

Synopsys 'Haaptgeschäft a China huet och vun der Promotioun vun EDA Tools gewiesselt fir personaliséiert Léisungen op Basis vu Berodung a Wäertkreatioun ze liwweren.

Synopsys China ass och vun enger EDA Verkafszweig zu enger High-Tech Firma gewuess mat Geschäftsberodung, technescher Ënnerstëtzung an IC Design Tool Entwécklung root an der China IC Industrie.

D'Haaptrei Produiten

Astro

Astro ass Synopsys Design Ëmfeld fir Designoptimiséierung, Layout a Wiring fir ultra-deep submicron IC Designs. Astro kann d'Ingenieurs- an technesch Ufuerderunge vun 50 Millioune Gate, Auerfrequenz GHz, SoC Designs erfëllen, déi an 0.10 an ënner Prozesslinnen produzéiert ginn. Dem Astro seng High-Performance-Optimisatiouns- a Layoutfäegkeeten sinn haaptsächlech wéinst den zwou neisten Technologien, déi Synopsys an et integréiert huet: D'PhySiSys a Milkyway DUO Architekturen.

DFT

DFT Compiler bitt originell "Testsynthese eemol" Techniken a Léisungen. Et integréiert mat der Design Compiler a Physical Compiler Famill vu Produkter an enthält mächteg Scannen an Testbarkeet Design Analyse, Synthese a Validatiounstechniken. DFT Compiler erlaabt Designer séier a bequem héichqualitativ Testanalyse an der fréicher Etapp vum Designprozess ze realiséieren, fir sécherzestellen datt béid Timingfuerderungen an Testbedeckungsfuerderunge zur selwechter Zäit erfëllt sinn. DFT Compiler ënnerstëtzt och d'Iwwerpréiwung vun Scan Test Design Reegelen op RTL Niveau a Gate Niveau, d'Insertion an Optimisatioun vun Scan Kette gegeben Aschränkungen, an d'Analyse vun Echec Cover.

TetraMAX

TetraMAX ATPG ass dat mächtegst an einfach ze benotzen automatiséiert Testvektor Generatiounsinstrument vun der Industrie. Fir verschidden Designen kann TetraMAX de klengste Set vun Testvektoren mat der héchster Feelerofdeckung an der kuerzer Zäit generéieren. TetraMAX ënnerstëtzt voll an onkomplett Scan Design, souwéi Feeler Simulatioun an Analyse Fäegkeeten.

Vera

De Vera Verifizéierungssystem adresséiert de Bedierfnes fir Verifizéierung, wat effizient, intelligent, héich-Niveau funktionell Verifizéierung erlaabt. Vera Verifizéierungssystemer goufe vill vun Sun, NEC, Cisco an anerer benotzt fir hir aktuell Produkter z'iwwerpréiwen, vun eenzel ASICs bis Computeren an Netzwierksystemer aus multiple ASICs, vu personaliséierten a semi-custom Circuits bis héich komplexe Mikroprozessoren. D'Basis Iddi vum Vera Verifizéierungssystem ass flexibel a selbstcheckend Testvektoren ze generéieren, déi dann an Testbänk kombinéiert ginn fir den designéierte Circuit sou voll wéi méiglech ze testen. Vera ass fir all Niveau vun der funktioneller Verifizéierung entworf a weist eng enk Integratioun mam Designëmfeld, heuristesch a voll zoufälleg Testen, Daten- a Protokollmodelléierung, a funktionell Code Ofdeckungsanalyse.

VCS

VCS ass e kompiléierte Verilog Simulator deen Verilog HDL, PLI an SDF vun OVI Standards voll ënnerstëtzt. D'VCS huet déi héchste Simulatioun Leeschtung an der Industrie, mat excellent Erënnerung Gestioun Kapazitéit kapabel vun Ënnerstëtzung zéng Millioune Gate ASIC Designs, a seng Simulatioun Genauegkeet entsprécht voll den Ufuerderunge vun déif submicron ASIC Sign-off. Eng Kombinatioun vu metresch ugedriwwenen an Event-Undriff Algorithmen, VCS ass charakteriséiert duerch héich Leeschtung, grouss Skala an héich Präzisioun, an ass gëeegent fir verschidde Stadien vum Verhalensniveau, RTL bis Ofmeldung. VCS huet all Ofdeckungstestfunktiounen am CoverMeter integréiert a bitt intelligent Verifizéierungsmethoden wéi VeraLite a CycleC. VCS a Scirocco ënnerstëtzen och gemëschtsproocheg Emulatioun. Béid VCS an Scirocco integréieren d'Virsim grafesch User-Interface, déi Interaktioun an d'Postveraarbechtungsanalyse vu Simulatiounsresultater ubitt.

Power Compiler

Power Compiler bitt einfach Power Optimisatiounsfäegkeet, déi automatesch de Stroumverbrauch vum Design miniméiere kann a Power Schätzung virun der Synthese ubidden, sou datt Designer d'Kraaftverdeelung a komplette Low-Power Design a kuerzer Zäit besser kënne plangen. Embedded am Design Compiler / Physical Compiler, Power Compiler ass dat eenzegt ëmfaassend Tool an der Industrie dat gläichzäiteg Timing, Stroumverbrauch a Gebitt optiméiere kann.

Verzichterklärung: Dësen Artikel gëtt aus "Da Yin Blue Ocean Technology" nei gedréckt, dësen Artikel representéiert nëmmen d'perséinlech Meenung vum Auteur, representéiert net d'Meenungen vum Sakwei an d'Industrie, nëmmen fir ze drécken an ze deelen, de Schutz vun den intellektuellen Eegentumsrechter z'ënnerstëtzen, w.e.g. gitt d'Originalquell an den Auteur un, wann et Verstouss ass, kontaktéiert eis w.e.g. fir ze läschen.