연산 증폭기(Operational Amplifier, 줄여서 OP-Amp)는 직접 결합된 차동 모드 입력, 일반적으로 단일 종단 출력 고이득 전압 증폭기입니다. 입력 전위차보다 수십만 배 큰 출력 전위(접지 대비)를 생성할 수 있습니다. 연산 증폭기라는 이름은 원래 덧셈 및 뺄셈 연산과 같은 아날로그 컴퓨팅 회로에 주로 사용되었기 때문에 유래되었습니다.

연산 증폭기의 작동 원리

연산 증폭기의 차동 입력은 비반전 입력 전압과 반전 입력 전압을 포함합니다. 이상적인 연산 증폭기는 두 전압의 차이만 증폭하는데, 이를 차동 모드 입력 전압이라고 합니다. 연산 증폭기의 출력 전압은 다음 공식으로 구할 수 있습니다.

Vout = (V+ - V-) * Ado

여기서 Ado는 연산 증폭기의 개방 루프 차동 이득입니다.

이상적인 연산 증폭기

이상적인 연산 증폭기는 일반적으로 다음과 같은 특성을 갖습니다.

1. 무한 개방 루프 이득(Ado = +∞): 이상적인 연산 증폭기의 중요한 특성은 개방 루프 상태에서 입력의 차동 신호가 무한히 큰 전압 이득을 갖는다는 것입니다. 이로 인해 연산 증폭기는 실제 응용 분야에서 음의 피드백 구성을 추가하는 데 매우 적합합니다.

2. 무한 입력 임피던스(Zin/Rin = ∞): 이상적인 연산 증폭기의 입력 단자는 전류가 흐르지 못하게 합니다. 즉, V+ 및 V- 단자의 전류 신호는 항상 XNUMX입니다. 즉, 입력 임피던스는 무한대입니다.

3. 제로 입력 오프셋 전압

4. 위상 변화가 없고 슬루율이 무한한 무한 대역폭(BW = ∞): 이상적인 연산 증폭기는 신호 주파수의 변화에 따라 변하지 않고 동일한 차동 이득으로 모든 주파수의 입력 신호를 증폭합니다.

5. 출력 임피던스 0(Zout/Rout = XNUMX): 이상적인 연산 증폭기의 출력 단자는 완벽한 전압원입니다. 증폭기 부하에 흐르는 전류가 어떻게 변하든 증폭기의 출력 전압은 일정하게 유지됩니다. 즉, 출력 임피던스는 XNUMX입니다.

6. 제로 노이즈

7. 무한 공통 모드 제거비(CMRR = ∞): 이상적인 연산 증폭기는 V+와 V- 단자 사이의 전압 차이에만 반응합니다. 즉, (V+ - V-) 부분만 증폭합니다. 두 입력 신호의 공통 부분(즉, 공통 모드 신호)은 완전히 무시됩니다.

8. 무한 전원 공급 거부율

이러한 모든 이상화를 완전히 실현할 수는 없습니다. 연산 증폭기 모델에서 등가 저항과 커패시터를 사용하여 실제 연산 증폭기의 무한하지 않거나 0이 아닌 매개변수를 시뮬레이션할 수 있습니다. 이를 통해 설계자는 최종 회로의 전체 성능에 이러한 영향을 고려할 수 있습니다. 일부 매개변수가 최종 설계에 미치는 영향은 미미할 수 있지만, 최종 성능을 실제로 제한하는 다른 매개변수는 계산해야 합니다.

공통 애플리케이션 디자인

(1) 반전 폐루프 증폭기

위 그림은 반전 폐루프 증폭기의 회로를 보여줍니다. 이 폐루프 증폭기가 이상적인 연산 증폭기를 사용한다고 가정하면, 무한 개방 루프 이득으로 인해 연산 증폭기의 두 입력 단자는 가상 접지가 됩니다. 또한 입력 임피던스가 무한하므로 Vin에서 V-로 흐르는 전류는 V-에서 Vout으로 흐르는 전류와 같습니다. 따라서 다음과 같습니다.

(2) 비반전 폐루프 증폭기

위 그림은 비반전 폐루프 증폭기 회로를 보여줍니다. 부궤환은 전압 분배 저항 Rf와 Rg를 통해 폐루프 이득 Acl=Vout/Vin을 결정합니다. Vout이 반전 단자의 전압을 Vin과 같게 만들기에 충분할 때 평형이 형성됩니다. 따라서 전체 회로의 전압 이득은 1 + Rf/Rg입니다. 출력 전압 공식은 다음과 같습니다.

(3) 덧셈기

위 그림은 가산기 회로를 보여줍니다. 이상적인 연산 증폭기의 조건에서 입력 임피던스가 무한대이므로 R1을 통과하는 전류는 R2를 통과하는 전류와 같고, 마찬가지로 R3을 통과하는 전류는 R4를 통과하는 전류와 같습니다. 따라서,

(V1-V+)/R1=(V+-V2)/R2

(Vout-V-)/R3=V_/R4

또한 가상단락으로 인해 V+=V_가 발생합니다.

그러면 Vout=V1+V2가 된다는 것을 알 수 있다.

(4) 적분기 회로

위 그림은 적분기 회로를 보여줍니다. 이상적인 연산 증폭기 조건에서 개방 루프 이득은 무한대이고, 반전 입력 단자의 전압은 비반전 단자의 전압과 같으며, 입력 임피던스가 무한대이므로 R1에 흐르는 전류는 C1에 흐르는 전류와 같습니다.

R1을 통과하는 전류 i=V?/R?

C1을 통과하는 전류 i=C·dU./dt

따라서 Vout =((-1/(R?·C?)·fV?dt

출력 전압은 시간에 따른 입력 전압의 적분에 비례하므로 적분기 회로라고 합니다.

(5) 미분기 회로

위 그림은 미분기 회로를 보여줍니다. 이상적인 연산 증폭기 조건에서 개방 루프 이득은 무한대이고, 반전 입력 단자의 전압은 비반전 단자의 전압과 같으며, 입력 임피던스가 무한대이므로 R1에 흐르는 전류는 C1에 흐르는 전류와 같습니다.

V1이 갑자기 인가된 DC 전압인 경우, 출력 Vout은 V1과 반대 방향의 펄스에 해당합니다.

Slkor SL8634XS14 일반 연산 증폭기 SOP-14

회사 소개 SLKOR:

SLKOR중국 선전에 본사를 둔 는 전력 반도체 분야에서 빠르게 성장하는 국가 첨단 기술 기업입니다. 베이징과 쑤저우에 R&D 센터를 두고 있으며, 핵심 기술팀은 칭화대학교 출신입니다. 탄화규소(SiC) 전력 소자 기술의 혁신 기업으로서, SLKOR의 제품은 신에너지 자동차, 태양광 발전, 산업용 IoT, 가전제품 분야에서 널리 사용되고 있으며, 전 세계적으로 10,000개 이상의 고객에게 중요한 반도체 솔루션을 제공하고 있습니다.

이 회사는 연간 2억 개 이상의 제품을 공급하고 있으며, SiC MOSFET과 5세대 초고속 복구 SBD 다이오드는 효율 비율과 열 안정성 측면에서 업계 벤치마크를 설정하고 있습니다. SLKOR 100개 이상의 발명 특허를 보유하고 2,000개 이상의 제품 모델을 제공하며, 전력 소자, 센서, 전력 관리 IC 등 다양한 분야에서 IP 포트폴리오를 지속적으로 확장하고 있습니다. ISO 9001, EU RoHS/REACH, CP65 준수 등의 인증은 기술 혁신, 린 제조, 그리고 지속 가능한 개발에 대한 회사의 확고한 의지를 보여줍니다.