Khắc plasma có thể là quy trình quan trọng nhất trong sản xuất chất bán dẫn và nó cũng có thể là một trong những hoạt động phức tạp nhất trong tất cả các quy trình chế tạo tấm bán dẫn, chỉ đứng sau kỹ thuật in thạch bản. Gần một nửa số bước sản xuất tấm bán dẫn dựa vào plasma, một loại khí ion hóa năng lượng cao, để thực hiện nhiệm vụ của chúng.

Bất chấp sự thu hẹp liên tục của bóng bán dẫn và bộ lưu trữ, các kỹ sư vẫn đang nỗ lực cung cấp các quy trình khắc đáng tin cậy.

Thomas Bondur, Phó Chủ tịch Tiếp thị của Nhóm Sản phẩm Etch của Lam Research, cho biết: 'Để sản xuất bền vững chip với độ chính xác ở cấp độ nanomet và cấu trúc chính xác, các nhà sản xuất thiết bị cho nhà máy bán dẫn cần phải vượt qua ranh giới của vật lý plasma, kỹ thuật vật liệu, và khoa học dữ liệu để cung cấp các giải pháp thiết bị cần thiết.' Điều này đặc biệt rõ ràng trong kỹ thuật khắc plasma, kết hợp với kỹ thuật in thạch bản để tạo ra các đặc điểm chính xác và có thể lặp lại trên tấm bán dẫn.

Báo cáo này xem xét các bước khắc chính trong 3D NAND, DRAM, FET nanosheet và các kết nối, đồng thời cũng hướng tới các thiết bị 2D và xử lý phụ trợ. Ngành công nghiệp này cũng đang theo đuổi các phương pháp ăn mòn hóa học bền vững hơn để giảm lượng khí thải carbon dioxide tương đương từ các tấm bán dẫn của họ.

Đối với nhiều nhà sản xuất công cụ, mô hình hóa quy trình đóng một vai trò quan trọng trong việc phát triển quy trình khắc. Mục tiêu là rút ngắn thời gian đưa ra thị trường đồng thời giảm chi phí tấm bán dẫn và mặt nạ.

Barrett Finch, Giám đốc Tiếp thị Cấp cao tại Lam Research, cho biết: 'Việc tối ưu hóa quy trình khắc axit cho một số bước khó khăn nhất có thể mất một năm hoặc hơn để hoàn thành. Gần đây chúng tôi đã hoàn thành một số mô phỏng quy trình trong vòng ba tuần, dự kiến sẽ mất ba tháng bằng cách sử dụng thử nghiệm và phát triển dựa trên silicon điển hình.'

Chỉ xét riêng chi phí mặt nạ và tấm bán dẫn, con số này có thể lên tới hàng trăm nghìn, thậm chí hàng triệu đô la cho các nhà sản xuất thiết bị.

Khái niệm cơ bản về khắc

Quá trình khắc và kỹ thuật in thạch bản phối hợp với nhau trong sản xuất chất bán dẫn. Quá trình khắc thường được thực hiện trước khi lắng đọng màng mỏng (thông qua lắng đọng hơi, hóa học hoặc vật lý, v.v.). Thông thường, màng CVD được phủ một chất quang dẫn, sau đó sử dụng kỹ thuật quang khắc quang học (UV 248nm hoặc 193nm, EUV 13.5nm) để phơi sáng mẫu thông qua mặt nạ quang học. Điện trở sau đó được phát triển để tiết lộ mô hình. Trong buồng khắc plasma tấm wafer đơn, hóa chất ăn mòn và bắn phá ion thường được sử dụng để loại bỏ màng CVD bằng mặt nạ quang học làm vật dẫn hướng (ở điện trở âm dương). Sau khi ăn mòn, chất cản được tro hóa, tiếp theo là làm sạch bằng hóa chất ướt và/hoặc ăn mòn ướt để loại bỏ cặn.

Các quá trình khắc plasma có thể được phân loại đại khái thành khắc điện môi, silicon hoặc dây dẫn. Các chất điện môi như silicon dioxide và silicon nitride được khắc tốt nhất bằng cách sử dụng khí gốc flo, trong khi các lớp silicon và kim loại phản ứng tốt nhất với clo. Về cơ bản có ba chế độ khắc khô - khắc ion phản ứng, khắc plasma và khắc phún xạ (chùm tia ion). Quá trình khắc liên quan đến sự tương tác phức tạp giữa các loại phản ứng, plasma và vật liệu chip. Khi áp dụng độ lệch RF cho khí phản ứng, các electron và các ion tích điện dương sẽ loại bỏ vật liệu (ăn mòn) vật lý thông qua quá trình bắn phá, trong khi các loại hóa chất và gốc tự do phản ứng với các vật liệu tiếp xúc để tạo thành các sản phẩm phụ dễ bay hơi. Khắc có thể là đẳng hướng (tốc độ phản ứng dọc và ngang bằng nhau), dị hướng (chỉ dọc) hoặc một cái gì đó ở giữa.

Hình 1: Quá trình chuyển đổi từ finFET sang GAA thúc đẩy nhu cầu cấp thiết về khắc axit chọn lọc đẳng hướng. Nguồn: Lâm Research.

Các số liệu chính mà các kỹ sư khắc axit quan tâm nhất là tốc độ ăn mòn, kiểm soát biên dạng, tính đồng nhất (trên toàn bộ tấm bán dẫn) và độ chọn lọc ăn mòn, vì những yếu tố này ảnh hưởng đến năng suất và năng suất. Độ chọn lọc ăn mòn đề cập đến tốc độ loại bỏ vật liệu được ăn mòn so với lớp bên dưới của nó, chẳng hạn như SiO2 trên silicon. Nó cũng có lợi khi không loại bỏ quá nhiều chất cản quang trong quá trình ăn mòn. Tuy nhiên, trong những trường hợp như vậy, nó thường được chuyển sang mặt nạ cứng (silicon dioxide, silicon nitride, SiOC, TiN) trước khi chuyển mẫu lên màng bên dưới.
Các thông số kỹ thuật chọn lọc dao động từ 2:1 đến 1000:1 (khắc cực kỳ chọn lọc). Với mỗi nút mới, các thông số kỹ thuật này trở nên nghiêm ngặt hơn. Philippe Bézard, một kỹ sư nghiên cứu và phát triển khắc khô tại imec, cho biết: "Với việc EUV NA cao thay thế EUV thông thường trong vòng bốn năm tới, tiêu điểm sẽ thấp hơn nhiều, vì vậy bạn không còn có thể phơi sáng các lớp cản quang dày nữa -- khi tôi nói dày, ý tôi là 30 nanomet." "Nhưng bạn vẫn cần tạo hoa văn ở cùng độ dày màng bên dưới. Vì vậy, bây giờ bạn cần độ chọn lọc cao hơn vì chúng tôi phải đạt được 10:1 thay vì 2:1, tức là độ chọn lọc tăng đột ngột lên 4 đến 5 lần.

Còn tiếp...