오늘날의 전자 시장에서는 단일 보드의 소형 인쇄 회로 기판(PCBS)에 여러 고속 기능을 통합해야 하므로 설계자는 배선을 매우 가깝게 배치하여 패키징과 공간을 최적화해야 합니다. 이러한 근접성은 누화(Crosstalk)라고 알려진 현상인 예상치 못한 전자기장의 결합으로 이어질 수 있습니다(그림 1 참조).

그림 1: 누화 문제가 발생할 수 있는 PCB의 인접한 라인을 그래픽으로 표현한 것입니다.

고밀도 패키징은 불가피하지만 잠재적인 누화 및 전자기 간섭/호환성(EMI/EMC) 문제를 방지하려면 PCB 배선과 관련된 특정 PCB 설계 규칙을 위반해서는 안 됩니다.

(다음 섹션에서 "중요 네트워크"라는 문구는 PCB 애플리케이션에 따라 PCB의 고속 클록/데이터 라인, 중요한 센서 라인 등을 의미합니다.)

규칙 1: I/O 네트워크 근처의 주요 네트워크

I/O 라인과 관련된 중요한 네트워크의 배선을 살펴보는 것이 중요합니다. 왜냐하면 노이즈는 PCB에 들어오고 나가는 I/O 라인을 통해 보드에 쉽게 결합되거나(그림 2 참조) PCB로 전달될 수 있기 때문입니다. 다른 보드.

그림 2: 핵심 네트워크와 I/O 네트워크가 서로 가깝게 배선되어 있는 시나리오의 개략도.

I/O 라인을 통해 보드에 들어가는 모든 잡음은 중요한 데이터/클럭 신호를 전달하는 중요 네트워크에 결합될 가능성이 있으며 이는 기본적으로 PCB 내성 문제입니다(그림 3A). 비슷한 방식으로 중요한 네트워크에서 전달되는 모든 고속 신호는 I/O 네트워크에 연결될 수 있으며 결국 보드 외부의 I/O 라인을 통해 외부 세계와 시스템의 다른 모듈로 전송될 수 있습니다. 원칙적으로 이는 PCB의 방사선 문제가 됩니다(그림 3B).

그림 3A(왼쪽) 및 3B: 중요 네트워크와 I/O 네트워크의 근접성으로 인해 발생할 수 있는 잠재적인 EMI/EMC 문제

규칙 2: 노출된 임계 트레이스 길이

단파장 고속 PCBS(& GT; 100MHz), 모든 주요 네트워크(그림 4a 참조)의 전기적 길이는 특히 상단 또는 하단 레이어에 노출될 때 효과적인 방사선 소스가 되기에 충분합니다. 이러한 원치 않는 방사선은 인접한 케이블, 심지어 케이블에 가까운 장치의 케이블에도 결합될 수 있습니다. 그림 4b와 같이 PCB 내부 레이어의 솔리드 평면 사이에 중요한 네트워크를 묻는 것이 좋습니다. 이는 라인에서 필드를 차단하고 누화 또는 EMI 형태의 의도하지 않은 결합을 방지하는 데 도움이 됩니다. 이러한 중요한 네트워크가 외부 레이어에 노출되어야 하는 경우 노출되는 부분의 길이는 가능한 작아야 합니다. 노출된 전선의 길이가 짧을수록 방출되는 방사선이 적어지기 때문입니다. 전기적으로 작으면 비효율적인 안테나가 되기 때문입니다.

무화과. 4A(왼쪽) 및 B: 평면 간 노출되거나 폐쇄된 중요 네트워크의 다이어그램

규칙 3: 중요한 차이 네트워크 일치

이론적으로 차동 쌍은 크기는 같지만 극성이 반대인 신호를 전송합니다. 그 이유는 쌍에서 생성된 EMI가 서로 상쇄되거나 무시할 수 있기 때문입니다. 그러나 이는 쌍의 선이 길이가 같고 대칭적으로 최대한 서로 가까운 경우에만 작동합니다. 이들 중 하나라도 위반하면 공통 모드 잡음 및 EMI 문제가 발생할 수 있습니다. 이는 EMI가 전달되는 신호의 주파수를 증가시키기 때문에 특히 고주파수 중요 신호를 전달하는 차동 네트워크의 경우 큰 문제가 됩니다. 그림 5는 IC 패키지와 회로 기판의 출구 지점(커넥터) 사이의 중요한 차등 쌍의 올바른/잘못된 방식을 배선하는 몇 가지 예를 보여줍니다.

그림 5: 기준 평면에서 분할된 반환 전류 경로

Critical Difference 네트워크 매칭: 시뮬레이션 및 실제 테스트 요구 사항과의 관계

그림 6A 및 6b의 PCB 예에서는 차동 쌍이 대칭 및 비대칭이라는 두 가지 다른 방식으로 PCB에 배선되는 간단한 사례가 있습니다. 두 경우 모두 SIwave에서는 한쪽 끝은 차동 전압 소스에 의해 자극되고 다른 쪽 끝은 부하에 의해 연결됩니다.

그림 6A(왼쪽) 및 B: PCB 배선을 위한 차동 쌍의 예

두 경우 모두 근거리 분석을 실행합니다. 차동 쌍 대칭 배선을 갖춘 PCBS에서는 그림 7과 7에 표시된 것처럼 비대칭 배선보다 근거리장 레벨이 낮습니다. XNUMXA 및 XNUMXb.

무화과. 7a(왼쪽) 및 B: 대칭 및 비대칭 차쌍 네트워크가 있는 597.45MHz의 근거리장

EMI/EMC 규정 AIS 004(인도) 또는 UNECE R10(유럽) 복사 방출 요구 사항에 따라 PCB를 테스트한다고 가정해 보겠습니다. 그림 8은 1MHz ~ 30GHz 주파수 범위에서 PCB로부터 1m 거리에서 시뮬레이션된 원거리 장의 비교 분석을 보여줍니다. 비대칭 차동 쌍의 경우 방출 수준이 약 8~10dB 증가하고 563.50MHz 이상의 주파수를 준수하지 않는 결과도 발생합니다.

그림 8: 1m 방사선 비교

PCB 수준에서 SIwave의 시뮬레이션을 통해 이러한 EMI 문제를 조기에 식별할 수 있으며, 이는 PCBS가 물리적 테스트 및 더 높은 수준의 시뮬레이션을 위해 설계되기 전에 최적화하는 데 도움이 될 수 있습니다.

면책조항: 이 기사는 "전자 숲"에서 재인쇄되었습니다. 이 기사는 작성자의 개인적인 견해일 뿐이며 Sakwei 및 업계의 견해를 대변하지 않으며 복제 및 공유만 가능하며 지적 재산권 보호를 지지합니다. 원본 출처를 표시하십시오. 그리고 작성자님, 침해가 있을 경우 연락주시면 삭제해드리겠습니다.