Mọi thứ về Công nghệ Flip Chip

Trang chủ Nhà báo Khái niệm cơ bản về điện tử Mọi thứ về Công nghệ Flip Chip

2024-03-21 2843

Giới thiệu về công nghệ đóng gói bán dẫn

Những người tham gia vào ngành công nghiệp bán dẫn, đặc biệt là đóng gói chất bán dẫn, chắc chắn đã quen thuộc với một số quy trình đóng gói, cụ thể là liên kết chip, liên kết dây và liên kết chip lật.

Trong số này, liên kết dây và liên kết chip lật là phổ biến nhất. Công nghệ liên kết tự động băng (TAB) đang dần bị loại bỏ trong bao bì do những hạn chế của nó.

Công nghệ liên kết chip lật liên quan đến việc kết nối các thành phần bằng cách liên kết trực tiếp các phần va đập trên chip xuống trên đế, vật mang hoặc bảng mạch. Ngược lại, liên kết dây kết nối chip với bảng mạch bằng cách đặt mặt trước của chip hướng lên trên và sử dụng dây dẫn (thường là dây vàng).

Mỗi loại liên kết dây, liên kết tự động bằng băng và liên kết chip lật đều có những đặc điểm riêng. Trong số đó, liên kết chip lật ngày càng trở nên phổ biến trong ngành bao bì do cấu trúc nhỏ gọn và độ tin cậy cao.

Công nghệ Flip Chip là gì?

Công nghệ chip lật có nguồn gốc từ IBM, hãng đã phát triển quy trình tạo các va chạm trên chip để hàn chip lật vào năm 1960. Quá trình này liên quan đến việc bao quanh các va chạm bằng 95Pb5Sn bọc ngoài các va chạm NiAu được mạ điện. Sau đó, các khối PbSn đã được sử dụng, sử dụng công nghệ Kết nối thành phần thu gọn có kiểm soát (C4), ban đầu được phát triển cho các máy tính lớn của họ như một kỹ thuật đóng gói có độ tin cậy cao. Chip C4 thể hiện các đặc tính điện và nhiệt tuyệt vời, với độ bền mỏi của bao bì được cải thiện ít nhất mười lần.

Sau khi IBM áp dụng thành công công nghệ C4, những tiến bộ công nghệ tiếp theo đã khiến một số công ty bán dẫn tối ưu hóa và nâng cấp công nghệ C4. Điều này bao gồm Fairchild phát triển Al Bump và Amelco giới thiệu công nghệ Au Bump.

Công nghệ đóng gói chất bán dẫn đã phát triển từ bao bì Gói Quad Flat (QFP) đến bao bì Ball Grid Array (BGA) và đến bao bì Gói Quy mô Chip (CSP) mới nhất.

Sơ đồ bên dưới hiển thị các thiết bị được đóng gói bằng QFP, BGA truyền thống và các công nghệ khác.

Với việc giảm dần kích thước của chip bán dẫn, nhu cầu về công nghệ đóng gói chip ngày càng tăng, đẩy công nghệ đóng gói theo hướng phát triển bao bì và cấp độ wafer.

Khi đóng gói các chip truyền thống, quy trình thông thường bao gồm việc cắt miếng wafer thành từng khuôn riêng lẻ, sau đó đóng gói từng khuôn riêng biệt. Với sự trưởng thành của công nghệ đóng gói, trong bao bì bán dẫn mới nhất có xu hướng tích hợp các quy trình đóng gói với quy trình bán dẫn. Điều này liên quan đến việc đóng gói đồng đều các chip trên các tấm bán dẫn trước khi cắt chúng để tạo ra các chip độc lập có độ tin cậy cao hơn.

Với ứng dụng hoàn thiện của công nghệ chip lật, mức tiêu thụ linh kiện chip lật trên toàn cầu hiện vượt quá 600,000 chiếc mỗi năm, tăng trưởng với tốc độ xấp xỉ 50%. 3% bao bì wafer được sử dụng cho công nghệ va chạm chip lật, với kỳ vọng sẽ vượt quá 20% trong một vài năm.

Các thành phần chip lật chủ yếu được sử dụng trong các thiết bị bán dẫn. Một số thành phần, chẳng hạn như bộ lọc thụ động, ăng-ten cảm biến và mô-đun bộ nhớ, cũng đang bắt đầu áp dụng công nghệ chip lật. Vì các chip được kết nối trực tiếp với chất nền và chất mang thông qua các va đập, nên các thành phần của chip lật được gọi chính xác hơn là

Gắn chip trực tiếp (DCA). Trong sơ đồ bên dưới, các sản phẩm điện tử như CPU và mô-đun bộ nhớ là những thiết bị phổ biến nhất áp dụng công nghệ chip lật.

Sơ đồ hiển thị kết nối giữa chip bộ nhớ và bảng mạch trong mô-đun bộ nhớ sử dụng công nghệ chip lật, với chip được cố định vào bảng mạch bằng chất kết dính lót.

Trong bao bì chip lật thông thường, chip được kết nối với giá đỡ chip thông qua các vết hàn dày từ 3 đến 5 mils (1 triệu = 25 micromet), với vật liệu lấp đầy ở phía dưới được sử dụng để bảo vệ các vết hàn. Sơ đồ bên dưới minh họa một kết nối chip lật điển hình, trong đó chip được kết nối với chất nền bên dưới bằng công nghệ chip lật.

Trong quá trình kết nối chip lật trong chip bán dẫn, có nhiều bước tiền xử lý và hậu xử lý. Các chi tiết sau đây mô tả chi tiết về quy trình công nghệ chip lật:

Bước một: Theo phương pháp Bump Metallization (UBM)

Bước đầu tiên trong quá trình kết nối chip lật là tạo ra quá trình kim loại hóa dưới va chạm (UBM) trên bề mặt chip. Bản chất của kết nối flip chip nằm ở sự kết nối giữa các phần lồi trên chip và các phần lồi (miếng đệm) trên đế. Có một số cách để kim loại hóa bề mặt chất bán dẫn:

(a) Quá trình phún xạ: Các màng mỏng được lắng đọng từng lớp trên tấm wafer silicon bằng phương pháp phún xạ, sau đó tạo khuôn cho bố cục UBM thông qua quang khắc và khắc đi những phần không có hoa văn.

(b) Sự bay hơi: Bằng cách sử dụng mặt nạ, các lớp được lắng đọng trên tấm wafer silicon bằng cách sử dụng sự bay hơi. Sự lắng đọng có chọn lọc này sử dụng mặt nạ tương ứng với sự hình thành của các vết sưng.

(c) Mạ điện: Niken được mạ chọn lọc trên các miếng hàn Al bằng phương pháp mạ điện phân. Bề mặt Al thường được xử lý bằng quy trình muối kẽm. Phương pháp này không yêu cầu thiết bị chân không hoặc in thạch bản nên chi phí thấp hơn. Sơ đồ dưới đây minh họa quá trình kim loại hóa dưới va chạm (UBM) trên chip bán dẫn.

Do có lớp oxit trên bề mặt miếng hàn nhôm nên lớp mạ kim loại không thể bám dính vào bề mặt bị oxy hóa. Vì vậy, cần phải xử lý bề mặt nhôm một cách thích hợp để loại bỏ lớp oxit.

Một phương pháp phổ biến liên quan đến việc sử dụng kẽm trên miếng hàn nhôm, trong đó một lớp kẽm được lắng đọng trên bề mặt nhôm để ngăn chặn quá trình oxy hóa. Một nhược điểm của quá trình mạ là nhôm cũng có thể bị ăn mòn bởi dung dịch mạ. Do đó, cần phải có quá trình mạ thứ cấp, trong đó khoảng 0.3-0.4mm nhôm sẽ bị ăn mòn. Trong quá trình mạ kẽm, kẽm lắng đọng trên bề mặt nhôm, đồng thời lớp nhôm và oxit nhôm bị ăn mòn. Lớp kẽm mỏng bảo vệ nhôm khỏi bị oxy hóa thêm.

Sau quá trình mạ kẽm, mạ niken hóa học tiếp tục được sử dụng để lắng đọng UBM, với niken kim loại đóng vai trò là rào cản chống lại sự khuếch tán/kết nối. Niken có tốc độ khuếch tán rất thấp và hầu như không có phản ứng với chất hàn, khiến nó trở thành kim loại UBM lý tưởng cho chất hàn eutectic. Mạ niken hóa học có thể được sử dụng cho cả quá trình lắng đọng kim loại UBM và hình thành vết sưng. Mạ vàng có thể được áp dụng cho một số va chạm chip lật, nâng cao độ tin cậy do tính dẫn điện tốt và khả năng chống oxy hóa của vàng.

Bước hai: Chỉnh lại dòng để tạo các vết sưng

Có nhiều phương pháp khác nhau để hình thành các vết hàn, bao gồm bay hơi, mạ điện, in, va đập đinh tán, thả bi và chuyển chất hàn, trong đó mạ điện và in đang được sử dụng rộng rãi.

Sau khi kim loại hóa các vết lồi trên bề mặt chất bán dẫn, lò nung lại được sử dụng để tạo thành các vết lồi của chip lật.

Quá trình tổng quát của quá trình chỉnh lại dòng để tạo thành các vết lồi lõm được minh họa trong sơ đồ bên dưới.

Quá trình cụ thể hình thành các vết hàn thông qua mạ điện được minh họa trong sơ đồ sau:

Vật liệu thường được sử dụng để làm va đập là hợp kim Pb/Sn, vì nó có đặc tính hàn nóng chảy tốt và phù hợp cho sản xuất công nghiệp.

Ngoài hợp kim Pb/Sn thường được sử dụng, các vật liệu va đập khác như hợp kim Au/Ni cũng được sử dụng. Để đảm bảo kết nối đáng tin cậy, Under Bump

Quá trình kim loại hóa (UBM) phải tương thích với hợp kim được sử dụng cho các va đập. UBM phù hợp với hàm lượng chì cao có thể không nhất thiết phù hợp với chất hàn có hàm lượng thiếc cao. Ví dụ, lớp làm ướt Cu phù hợp với chất hàn có hàm lượng chì cao chứa 3-5% thiếc, nhưng nó không thích hợp với chất hàn có hàm lượng thiếc cao, vì Cu phản ứng nhanh với Sn để tạo thành các hợp chất liên kim loại Sn-Cu. Nếu Cu được tiêu thụ hết, chất hàn sẽ không làm ướt vùng hàn.

Sơ đồ bên dưới minh họa các kết nối chip lật với các vật liệu va đập khác nhau.

Sự xuất hiện của các vết lồi lõm hình thành trên bề mặt chip khi quan sát dưới kính hiển vi điện tử quét được thể hiện trong sơ đồ bên dưới:

Hình ảnh bên trái trong sơ đồ hiển thị trạng thái vết sưng trước khi phản xạ lại (nhiệt độ cao), trong khi hình ảnh bên phải mô tả trạng thái vết sưng sau khi tiếp xúc với nhiệt độ cao, nơi các vết sưng tấy tan chảy và tạo thành hình cầu.

Quá trình mạ hóa chất UBM và in stencil là các phương pháp chi phí thấp để chuẩn bị vết sưng trong các ứng dụng công nghiệp.

Sau đây là quy trình in stencil các vết lồi và sự xuất hiện của các vết lồi sau khi hoàn thành.

Bước 3: Lắp ráp chip lật

Quá trình này bao gồm việc kết nối các chip với các va chạm hoàn chỉnh với chất nền mang thông qua liên kết chip lật.

Phương pháp phổ biến nhất để kết nối chip với chất mang là kỹ thuật liên kết nén nhiệt, trong đó vàng là vật liệu va đập phù hợp nhất.

Các va chạm có thể được tạo ra bằng các phương pháp mạ điện truyền thống hoặc bằng cách sử dụng va chạm đinh tán, một kỹ thuật thường được sử dụng trong công nghệ liên kết dây.

Đối với liên kết nén nhiệt, quá trình này chỉ phù hợp với các chất nền cứng như alumina hoặc silicon, vì nó đòi hỏi áp suất và nhiệt độ cao.

Ngoài ra, chất nền phải duy trì độ phẳng cao và đầu nén nhiệt phải thể hiện độ chính xác căn chỉnh song song cao. Để tránh những hư hỏng không cần thiết đối với vật liệu bán dẫn, nên áp dụng một gradient áp suất nhất định trong quá trình này.

Bước 4: Đổ đầy và bảo dưỡng

Sau khi liên kết chip lật, kết nối giữa chip và chất nền được thiết lập. Để nâng cao độ ổn định của cụm chip lật, một chất kết dính lót bên dưới được áp dụng giữa chip và chất nền. Quá trình điền đầy được minh họa trong sơ đồ dưới đây:

Vật liệu lấp đầy đáy giữa chip và chất nền cải thiện đáng kể khả năng chống mỏi nhiệt, đây sẽ là vấn đề về độ tin cậy chính đối với công nghệ chip lật nếu không có lớp lấp đầy đáy.

(a) Vật liệu làm đầy đáy phân tán ứng suất tập trung lên vật liệu bao bọc chip.

(b) Nó có thể ngăn ngừa hiện tượng rão của mối hàn và tăng độ bền cũng như độ cứng của kết nối chip lật.

(d) Nó cho phép chip chịu được rung động và sốc cơ học.

Tóm lại, độ tin cậy của các kết nối chip lật bị ảnh hưởng bởi hệ số giãn nở nhiệt (CTE) không khớp giữa chất nền và chip, cũng như chiều cao của các mối hàn và khoảng cách tối đa giữa chúng. Các vết nứt ở khu vực kết nối thường xảy ra trong quá trình hồi nhiệt từ nhiệt độ kết nối.

Do điểm nóng chảy cao của vàng nên nó ít nhạy cảm hơn với hiện tượng mỏi so với vật hàn. Do đó, miễn là ứng suất trong quá trình luân nhiệt không vượt quá cường độ kết nối giữa vết lồi và miếng hàn thì độ tin cậy không phải là vấn đề đáng kể.

Vật liệu lấp đầy đáy giữa chip và chất nền cải thiện đáng kể khả năng chống mỏi nhiệt của kết nối và nếu không có nó, mỏi nhiệt sẽ là vấn đề chính về độ tin cậy đối với công nghệ chip lật.

Việc lắp ráp chip lật đặc biệt thích hợp cho các ứng dụng tần số cao vì đường kết nối giữa chip và đế rất ngắn. Trở kháng nối tiếp của mối hàn chip lật là khoảng 1mW và độ tự cảm nối tiếp là 0.025nH, thấp hơn nhiều so với liên kết dây 5-10nH.

Chính nhờ những ưu điểm này của việc lắp ráp chip lật mà độ trễ truyền tín hiệu có thể giảm đáng kể.

Ưu điểm và nhược điểm của công nghệ Flip-Chip:

Ưu điểm:

(a) Kích thước nhỏ: Bố trí chân IC nhỏ (chỉ chiếm 5% gói phẳng) giúp giảm chiều cao và trọng lượng.

(b) Nâng cao chức năng: Sử dụng công nghệ flip-chip có thể làm tăng số lượng I/O. Không giống như liên kết bằng dây, I/O không bị giới hạn ở vùng ngoại vi của chip. Mảng khu vực có thể chứa nhiều kết nối hơn trong một không gian nhỏ hơn dành cho tín hiệu, nguồn điện, v.v. Các miếng đệm lật chip thông thường có thể đạt tới 400.

(c) Tăng hiệu suất: Khoảng cách kết nối ngắn làm giảm độ tự cảm, điện trở và điện dung, đảm bảo giảm độ trễ tín hiệu, hiệu suất tần số cao tốt và đường dẫn nhiệt tốt hơn từ mặt sau chip.

(d) Độ tin cậy được cải thiện: Chất phủ epoxy cho chip lớn đảm bảo độ tin cậy cao. Flip-chip có thể giảm 2/3 số lượng chân kết nối.

(e) Tăng cường khả năng tản nhiệt: Chip lật không có vỏ bọc cho phép làm mát mặt sau chip một cách hiệu quả.

(f) Chi phí thấp: Các va chạm được sản xuất hàng loạt giúp giảm chi phí.

Nhược điểm:

(a) Chip trần rất khó kiểm tra.

(b) Khả năng thích ứng hạn chế của chip bị va đập.

(d) Cần có thiết bị kiểm tra bằng tia X để phát hiện các mối hàn vô hình.

(e) Khả năng tương thích kém với quy trình SMT.

(f) Khó xử lý khuôn trần.

(g) Yêu cầu độ chính xác lắp ráp cao.

(h) Việc sử dụng chất độn đáy hiện nay đòi hỏi một thời gian bảo dưỡng nhất định.

(i) Một số chất nền có độ tin cậy thấp.

(j) Việc sửa chữa khó khăn hoặc không thể thực hiện được.

Điều này kết thúc phần giới thiệu về công nghệ flip-chip.

Mọi thứ về bóng bán dẫn tiếp giáp lưỡng cực (BJT)

Trang Tiếp

Năm loại cảm biến phổ biến trong lĩnh vực tự động hóa công nghiệp