servicio de teléfono directo
Columnista
Columnista
Todo sobre la tecnología Flip Chip
2024-03-21
2843
Introducción a la tecnología de embalaje de semiconductores
Quienes participan en la industria de los semiconductores, especialmente en el envasado de semiconductores, están inevitablemente familiarizados con varios procesos de envasado, a saber, unión de chips, unión de cables y unión de chips invertidos.
Entre estos, la unión por cable y la unión por chip invertido son los más comunes. La tecnología Tape Automated Bonding (TAB) se está eliminando gradualmente del embalaje debido a sus limitaciones.
La tecnología de unión de chip invertido implica interconectar componentes uniendo directamente las protuberancias del chip hacia abajo sobre un sustrato, soporte o placa de circuito. Por el contrario, la unión de cables conecta el chip con la placa de circuito colocando la parte frontal del chip hacia arriba y utilizando cables (generalmente cables dorados).
La unión por cable, la unión automatizada con cinta y la unión por chip invertido tienen cada una sus propias características. Entre ellos, la unión con chip invertido se está volviendo cada vez más popular en la industria del embalaje debido a su estructura compacta y alta confiabilidad.
¿Qué es la tecnología Flip Chip?
La tecnología de chip invertido se originó en IBM, que desarrolló el proceso de creación de protuberancias en chips para soldar chips invertidos en 1960. El proceso implicó rodear las protuberancias con 95Pb5Sn recubriendo protuberancias de NiAu galvanizadas. Posteriormente, se utilizaron protuberancias de PbSn, empleando la tecnología Controlled Collapse Component Connection (C4), desarrollada inicialmente para sus grandes computadoras centrales como una técnica de empaquetado altamente confiable. Los chips C4 presentan excelentes propiedades eléctricas y térmicas, y la vida útil del embalaje se ha mejorado al menos diez veces.
Tras la aplicación exitosa de la tecnología C4 por parte de IBM, los avances tecnológicos posteriores llevaron a algunas empresas de semiconductores a optimizar y actualizar la tecnología C4. Esto incluye a Fairchild desarrollando Al Bumps y Amelco introduciendo la tecnología Au Bump.
La tecnología de empaquetado de semiconductores ha evolucionado desde el paquete Quad Flat Package (QFP) hasta el empaquetado Ball Grid Array (BGA) y el último paquete Chip Scale Package (CSP).
El siguiente diagrama muestra dispositivos empaquetados con QFP, BGA y otras tecnologías tradicionales.
Con la reducción gradual del tamaño de los chips semiconductores, la demanda de tecnología de embalaje de chips está aumentando, lo que empuja la tecnología de embalaje hacia el desarrollo de embalaje y nivel de oblea.
Al envasar chips tradicionales, el proceso habitual consiste en cortar la oblea en dados en troqueles individuales y luego envasar cada troquel por separado. Con la maduración de la tecnología de envasado, en los últimos envases de semiconductores, existe una tendencia hacia la integración de los procesos de envasado con los procesos de semiconductores. Esto implica empaquetar chips de manera uniforme en obleas antes de cortarlas en cubitos para crear chips independientes con mayor confiabilidad.
Con la aplicación madura de la tecnología flip chip, el consumo global de componentes flip chip actualmente supera las 600,000 unidades por año, creciendo a una tasa de aproximadamente el 50%. El 3% de los envases de obleas se utiliza para la tecnología de flip chip, y se espera que supere el 20% en unos pocos años.
Los componentes de chip invertido se utilizan principalmente en dispositivos semiconductores. Algunos componentes, como filtros pasivos, antenas de detección y módulos de memoria, también están comenzando a adoptar la tecnología de chip invertido. Como los chips están conectados directamente a los sustratos y soportes a través de protuberancias, los componentes del chip invertido se conocen más precisamente como
Conexión directa de chip (DCA). En el siguiente diagrama, los productos electrónicos como CPU y módulos de memoria son los dispositivos más comunes que aplican la tecnología de chip invertido.
El diagrama muestra la conexión entre el chip de memoria y la placa de circuito en un módulo de memoria que utiliza tecnología de chip invertido, con el chip asegurado a la placa de circuito mediante adhesivo de relleno.
En el típico empaque de chip invertido, el chip está conectado al soporte del chip a través de protuberancias de soldadura de 3 a 5 mils (1 mil = 25 micrómetros) de espesor, con material de relleno en la parte inferior que se utiliza para proteger las protuberancias de soldadura. El siguiente diagrama ilustra una interconexión típica de chip invertido, donde el chip se conecta al sustrato que se encuentra debajo mediante tecnología de chip invertido.
En el proceso de interconexión de chips invertidos en chips semiconductores, existen muchos pasos previos y posteriores al procesamiento. Los siguientes detalles detallan el proceso de la tecnología flip chip:
Paso uno: metalización bajo relieve (UBM)
El primer paso en la interconexión de chips invertidos es crear una metalización bajo relieve (UBM) en la superficie del chip. La esencia de la conexión del chip invertido radica en la conexión entre las protuberancias del chip y las protuberancias (almohadillas) del sustrato. Hay varias formas de metalizar la superficie del semiconductor:
(a) Sputtering: se depositan películas delgadas capa por capa sobre la oblea de silicio mediante sputtering, seguido de modelar el diseño de la UBM mediante fotolitografía y grabar las partes sin patrón.
(b) Evaporación: utilizando una máscara, se depositan capas sobre la oblea de silicio mediante evaporación. Esta deposición selectiva utiliza máscaras correspondientes a la formación de las protuberancias.
(c) Recubrimiento no electrolítico: El níquel se recubre selectivamente sobre almohadillas de soldadura de Al utilizando un método de recubrimiento no electrolítico. La superficie de Al suele tratarse con un proceso de sal de zinc. Este método no requiere equipos de vacío o litografía, lo que resulta en menores costos. El siguiente diagrama ilustra el proceso de metalización bajo relieve (UBM) en chips semiconductores.
Debido a la presencia de una capa de óxido en la superficie de la almohadilla de soldadura de aluminio, el revestimiento metálico no puede adherirse a la superficie oxidada. Por tanto, es necesario tratar adecuadamente la superficie del aluminio para eliminar la capa de óxido.
Un método común implica el uso de zincación en la almohadilla de soldadura de aluminio, donde se deposita una capa de zinc sobre la superficie del aluminio para evitar la oxidación. Un inconveniente del proceso de galvanización es que la solución de revestimiento también puede corroer el aluminio. Por lo tanto, se requiere un proceso de galvanización secundario, durante el cual se corroerán entre 0.3 y 0.4 mm de aluminio. En el proceso de galvanización, el zinc se deposita en la superficie del aluminio, mientras que al mismo tiempo se corroe el aluminio y la capa de óxido de aluminio. La fina capa de zinc protege el aluminio de una mayor oxidación.
Después del proceso de galvanización, se emplea además un niquelado químico para la deposición de UBM, sirviendo el níquel metálico como barrera contra la difusión/conexión. El níquel tiene una tasa de difusión muy baja y casi no reacciona con la soldadura, lo que lo hace ideal como metal UBM para soldadura eutéctica. El niquelado químico se puede utilizar tanto para la deposición de metal UBM como para la formación de protuberancias. Se puede aplicar un baño de oro a algunas protuberancias del chip invertido, lo que mejora la confiabilidad debido a la buena conductividad y resistencia a la oxidación del oro.
Paso dos: reflujo para formar protuberancias
Existen varios métodos para formar protuberancias de soldadura, incluida la evaporación, la galvanoplastia, la impresión, la protuberancia de pernos, la caída de bola y la transferencia de soldadura, siendo ampliamente utilizados la galvanoplastia y la impresión.
Después de metalizar las protuberancias en la superficie del semiconductor, se utilizan hornos de reflujo para formar las protuberancias del chip invertido.
El proceso general de reflujo para formar protuberancias se ilustra en el siguiente diagrama.
El proceso específico de formación de protuberancias de soldadura mediante galvanoplastia se ilustra en el siguiente diagrama:
El material comúnmente utilizado para las protuberancias es la aleación Pb/Sn, ya que presenta buenas características de soldadura por reflujo y es adecuada para la producción industrial.
Además de la aleación Pb/Sn comúnmente utilizada, también se utilizan otros materiales de protuberancia como la aleación Au/Ni. Para garantizar una interconexión confiable, Under Bump
La metalización (UBM) debe ser compatible con la aleación utilizada para los protuberancias. Una UBM adecuada para un alto contenido de plomo puede no ser necesariamente adecuada para soldadura con alto contenido de estaño. Por ejemplo, una capa humectante de Cu es adecuada para soldaduras con alto contenido de plomo que contienen entre un 3% y un 5% de estaño, pero no es adecuada para soldaduras con alto contenido de estaño, ya que el Cu reacciona rápidamente con el Sn para formar compuestos intermetálicos de Sn-Cu. Si el Cu se consume por completo, la soldadura no mojará el área de soldadura.
El siguiente diagrama ilustra conexiones de chip invertido con diferentes materiales de relieve.
La apariencia de las protuberancias formadas en la superficie del chip observadas con un microscopio electrónico de barrido se muestra en el siguiente diagrama:
La imagen de la izquierda en el diagrama muestra el estado de las protuberancias antes del reflujo (temperatura alta), mientras que la imagen de la derecha muestra el estado de las protuberancias después de la exposición a altas temperaturas, donde las protuberancias se derriten y forman una forma esférica.
Los procesos de impresión con esténcil y UBM con recubrimiento químico son métodos de bajo costo para la preparación de protuberancias en aplicaciones industriales.
El siguiente es el flujo del proceso para la impresión de protuberancias con esténcil y la apariencia de las protuberancias una vez finalizado.
Paso 3: Ensamblaje del chip invertido
Este proceso implica interconectar los chips con protuberancias completas al sustrato portador mediante la unión de chips invertidos.
El método más común para conectar el chip al soporte es la técnica de unión por termocompresión, siendo el oro el material de protuberancia más adecuado.
Las protuberancias se pueden generar utilizando métodos tradicionales de galvanoplastia o empleando golpes de pernos, una técnica comúnmente utilizada en la tecnología de unión de cables.
Para la unión por termocompresión, este proceso sólo es adecuado para sustratos rígidos como la alúmina o el silicio, ya que requiere alta presión y temperatura.
Además, el sustrato debe mantener una alta planaridad y el cabezal de termocompresión debe exhibir una alta precisión de alineación paralela. Para evitar daños innecesarios a los materiales semiconductores, se debe aplicar un cierto gradiente de presión durante el proceso.
Paso 4: relleno insuficiente y curado
Después de la unión del chip invertido, se establece la conexión entre el chip y el sustrato. Para mejorar la estabilidad del conjunto del chip invertido, se aplica un adhesivo de relleno entre el chip y el sustrato. El proceso de subllenado se ilustra en el siguiente diagrama:
El material de relleno inferior entre el chip y el sustrato mejora significativamente la resistencia a la fatiga térmica, que de otro modo sería el principal problema de confiabilidad para la tecnología flip-chip si no hay relleno inferior.
(a) El material de relleno inferior dispersa la tensión concentrada en el material de encapsulación del chip.
(b) Puede evitar la fluencia de la soldadura y aumentar la resistencia y rigidez de la conexión del chip invertido.
(c) Protege el chip de influencias ambientales como la humedad y la contaminación por iones.
(d) Permite que el chip resista vibraciones y golpes mecánicos.
En resumen, la confiabilidad de las conexiones flip-chip está influenciada por el desajuste del coeficiente de expansión térmica (CTE) entre el sustrato y el chip, así como por la altura de las uniones de soldadura y el espacio máximo entre ellas. Las grietas en el área de conexión generalmente ocurren durante el enfriamiento de la temperatura de conexión.
Debido al alto punto de fusión del oro, es menos sensible al daño por fatiga en comparación con la soldadura. Por lo tanto, siempre que la tensión durante el ciclo térmico no exceda la resistencia de la conexión entre la protuberancia y la almohadilla de soldadura, la confiabilidad no debería ser un problema importante.
El material de relleno inferior entre el chip y el sustrato mejora significativamente la resistencia de la conexión a la fatiga térmica y, sin él, la fatiga térmica sería el principal problema de confiabilidad para la tecnología flip-chip.
El ensamblaje de chip invertido es particularmente adecuado para aplicaciones de alta frecuencia porque la ruta de conexión entre el chip y el sustrato es muy corta. La impedancia en serie de las uniones de soldadura de chip invertido es de aproximadamente 1 mW y la inductancia en serie es de 0.025 nH, mucho menor que los 5-10 nH de la unión de cables.
Precisamente gracias a estas ventajas del ensamblaje de chip invertido se puede reducir significativamente el retraso en la transmisión de la señal.
Ventajas y desventajas de la tecnología Flip-Chip:
Ventajas:
(a) Tamaño pequeño: la pequeña disposición de los pines del IC (sólo el 5 % de los paquetes planos) reduce la altura y el peso.
(b) Mejora de funciones: el uso de tecnología flip-chip puede aumentar el número de E/S. A diferencia de la unión de cables, las E/S no se limitan a la periferia del chip. La matriz de área puede acomodar más interconexiones en un espacio más pequeño para señales, energía, etc. Los pads típicos de flip-chip pueden llegar a 400.
(c) Aumento del rendimiento: las distancias de interconexión cortas reducen la inductancia, la resistencia y la capacitancia, lo que garantiza un menor retraso de la señal, un buen rendimiento de alta frecuencia y mejores rutas térmicas desde la parte posterior del chip.
(d) Confiabilidad mejorada: el relleno de epoxi para virutas grandes garantiza una alta confiabilidad. Los flip-chips pueden reducir el número de pines de interconexión en dos tercios.
(e) Disipación de calor mejorada: los chips flip sin encapsulación permiten un enfriamiento efectivo de la parte posterior del chip.
(f) Bajo costo: los topes producidos en masa reducen los costos.
Desventajas:
(a) Los chips desnudos son difíciles de probar.
(b) Adaptabilidad limitada de las virutas chocadas.
(c) La tecnología de PCB enfrenta desafíos a medida que disminuye el espaciado y aumenta el número de pines.
(d) Es necesario un equipo de inspección por rayos X para detectar uniones de soldadura invisibles.
(e) Mala compatibilidad con los procesos SMT.
(f) Manejo difícil del troquel desnudo.
(g) Requiere alta precisión de montaje.
(h) El uso actual de relleno de fondo requiere un cierto tiempo de curado.
(i) Algunos sustratos tienen baja confiabilidad.
(j) La reparación es difícil o imposible.
Con esto concluye la introducción a la tecnología flip-chip.
Recomendaciones relacionadas
粤公网安备44030002007346号