フリップチップテクノロジーのすべて

2024-03-21 2843

半導体パッケージング技術の紹介

半導体産業、特に半導体パッケージングに携わる人々は、チップボンディング、ワイヤボンディング、フリップチップボンディングといったいくつかのパッケージングプロセスに必然的に精通しています。

このうち、ワイヤーボンディングとフリップチップボンディングが最も一般的です。テープ自動ボンディング (TAB) テクノロジは、限界があるため、パッケージングでは段階的に廃止されつつあります。

フリップチップボンディング技術には、チップ上のバンプを基板、キャリア、または回路基板上に下向きに直接ボンディングすることによってコンポーネントを相互接続することが含まれます。対照的に、ワイヤボンディングでは、チップの前面を上に向けて配置し、ワイヤ (通常は金ワイヤ) を使用してチップを回路基板に接続します。

ワイヤボンディング、テープ自動ボンディング、フリップチップボンディングにはそれぞれ独自の特徴があります。中でもフリップチップボンディングは、コンパクトな構造と高い信頼性により、パッケージング業界での普及が進んでいます。

フリップチップ技術とは何ですか?

フリップチップ技術は、1960 年にフリップチップはんだ付け用にチップ上にバンプを作成するプロセスを開発した IBM に由来します。このプロセスには、電気めっきされた NiAu バンプを覆う 95Pb5Sn でバンプを囲むことが含まれていました。その後、当初は信頼性の高いパッケージング技術として大型メインフレームコンピュータ用に開発された Controlled Collapse Component Connection (C4) テクノロジを採用した PbSn バンプが使用されました。 C4 チップは優れた電気的および熱的特性を示し、パッケージング疲労寿命は少なくとも XNUMX 倍向上しています。

IBM が C4 テクノロジーの適用に成功した後、その後の技術進歩により、一部の半導体企業は C4 テクノロジーの最適化とアップグレードを行いました。これには、Fairchild が Al バンプを開発し、Amelco が Au バンプ技術を導入したことが含まれます。

半導体パッケージング技術は、クアッドフラットパッケージ (QFP) からボールグリッドアレイ (BGA) パッケージング、そして最新のチップスケールパッケージ (CSP) パッケージングへと進化してきました。

以下の図は、従来の QFP、BGA、およびその他のテクノロジーを使用してパッケージ化されたデバイスを示しています。

半導体チップのサイズが徐々に縮小するにつれて、チップパッケージング技術の需要が増加しており、パッケージング技術はウェーハレベルおよびパッケージングの開発へと向かっています。

従来のチップをパッケージングする場合、通常のプロセスでは、ウェーハを個々のダイにダイシングし、その後各ダイを個別にパッケージングします。パッケージング技術の成熟に伴い、最新の半導体パッケージングでは、パッケージングプロセスと半導体プロセスを統合する傾向が見られます。これには、チップをダイシングする前にウェーハ上に均一にパッケージングして、より信頼性の高い独立したチップを作成することが含まれます。

フリップチップ技術の応用が成熟したことにより、フリップチップコンポーネントの世界的な消費量は現在年間 600,000 ユニットを超え、約 50% の割合で増加しています。ウェーハパッケージングの 3% がフリップチップバンピング技術に使用されており、数年以内に 20% を超えると予想されています。

フリップチップコンポーネントは主に半導体デバイスで使用されます。パッシブフィルター、センシングアンテナ、メモリモジュールなどの一部のコンポーネントもフリップチップテクノロジーを採用し始めています。チップはバンプを介して基板およびキャリアに直接接続されるため、フリップチップコンポーネントはより正確には次のように呼ばれます。

ダイレクトチップアタッチ (DCA)。下の図では、CPU やメモリモジュールなどの電子製品が、フリップチップテクノロジを適用する最も一般的なデバイスです。

この図は、フリップチップ技術を使用したメモリモジュール内のメモリチップと回路基板間の接続を示しており、チップはアンダーフィル接着剤を使用して回路基板に固定されています。

一般的なフリップチップパッケージでは、チップは 3 ～ 5 ミル (1 ミル = 25 マイクロメートル) の厚さのはんだバンプを介してチップキャリアに接続され、底部にははんだバンプを保護するためにアンダーフィル材が使用されます。以下の図は、一般的なフリップチップ相互接続を示しており、フリップチップ技術を使用してチップが下の基板に接続されています。

半導体チップのフリップチップ相互接続のプロセスには、多くの前後処理ステップがあります。フリップチップテクノロジプロセスについては、次の詳細で詳しく説明します。

ステップ 1: アンダーバンプメタライゼーション (UBM)

フリップチップ相互接続の最初のステップは、チップ表面にアンダーバンプメタライゼーション (UBM) を作成することです。フリップチップ接続の本質は、チップ上のバンプと基板上のバンプ（パッド）の接続にあります。半導体表面をメタライズするにはいくつかの方法があります。

(a) スパッタリング: スパッタリングを使用してシリコンウェーハ上に薄膜を層ごとに堆積し、続いてフォトリソグラフィーによって UBM レイアウトをパターン化し、パターンのない部分をエッチングで除去します。

(b) 蒸着: マスクを使用し、蒸着によってシリコンウェーハ上に層が堆積されます。この選択的蒸着には、バンプの形成に対応したマスクが使用される。

(c) 無電解めっき：無電解めっき法を使用して、Al はんだパッド上にニッケルを選択的にめっきします。 Al 表面は亜鉛塩プロセスで処理されることがよくあります。この方法では真空装置やリソグラフィー装置が必要ないため、コストが削減されます。以下の図は、半導体チップ上のアンダーバンプメタライゼーション (UBM) のプロセスを示しています。

アルミニウムはんだパッドの表面には酸化層が存在するため、酸化した表面には金属メッキが付着できません。したがって、アルミニウムの表面を適切に処理して酸化層を除去する必要があります。

一般的な方法には、アルミニウムはんだパッド上でジンケート処理を使用することが含まれます。この場合、酸化を防ぐためにアルミニウム表面に亜鉛の層が堆積されます。亜鉛めっきプロセスの欠点の 0.3 つは、アルミニウムもめっき液によって腐食される可能性があることです。したがって、二次亜鉛めっきプロセスが必要となり、その間に約 0.4 ～ XNUMX mm のアルミニウムが腐食されます。亜鉛めっきプロセスでは、アルミニウムの表面に亜鉛が析出し、同時にアルミニウムと酸化アルミニウム層が腐食されます。薄い亜鉛層はアルミニウムをさらなる酸化から保護します。

亜鉛めっきプロセスに続いて、さらに化学ニッケルめっきが UBM 堆積に使用され、金属ニッケルが拡散/接続に対するバリアとして機能します。ニッケルは拡散速度が非常に遅く、はんだとほとんど反応しないため、共晶はんだのUBM金属として最適です。化学ニッケルめっきは、UBM 金属の堆積とバンプ形成の両方に使用できます。一部のフリップチップバンプには金メッキが適用される場合があり、金の良好な導電性と耐酸化性により信頼性が向上します。

ステップ 2: リフローしてバンプを形成する

はんだバンプの形成方法には、蒸着、電気めっき、印刷、スタッドバンピング、ボールドロップ、はんだ転写などのさまざまな方法があり、電気めっきと印刷が広く使用されています。

半導体表面上のバンプを金属化した後、リフロー炉を使用してフリップチップバンプを形成します。

バンプを形成するためのリフローの一般的なプロセスを以下の図に示します。

電気めっきによってはんだバンプを形成する具体的なプロセスを次の図に示します。

バンプに一般的に使用される材料は、良好なリフローはんだ付け特性を示し、工業生産に適しているため、Pb/Sn 合金です。

一般的に使用される Pb/Sn 合金に加えて、Au/Ni 合金などの他のバンプ材料も利用されます。信頼性の高い相互接続を確保するために、アンダーバンプ

メタライゼーション (UBM) は、バンプに使用される合金と互換性がある必要があります。高鉛含有量に適した UBM が、高錫はんだには必ずしも適しているとは限りません。たとえば、Cu ウェッティング層は 3 ～ 5% の錫を含む高鉛はんだには適していますが、Cu は Sn と急速に反応して Sn-Cu 金属間化合物を形成するため、高錫はんだには適していません。 Cu が完全に消費されると、はんだははんだ領域を濡らしません。

以下の図は、さまざまなバンプ材料を使用したフリップチップ接続を示しています。

チップ表面に形成されたバンプを走査型電子顕微鏡で観察した様子を下図に示します。

図の左はリフロー前（高温）のバンプの状態、右は高温にさらされた後のバンプの状態を示しており、バンプが溶融して球状になっています。

化学メッキ UBM およびステンシル印刷プロセスは、産業用途でバンプを準備するための低コストの方法です。

以下にバンプの孔版印刷の工程の流れと、完成後のバンプの外観を示します。

ステップ 3: フリップチップアセンブリ

このプロセスには、完成したバンプを備えたチップをフリップチップボンディングによってキャリア基板に相互接続することが含まれます。

チップをキャリアに接続する最も一般的な方法は熱圧着技術で、バンプ材料としては金が最適です。

バンプは、従来の電気めっき方法を使用するか、ワイヤボンディング技術で一般的に使用される技術であるスタッドバンピングを使用して生成できます。

熱圧着の場合、このプロセスは高圧と高温が必要となるため、アルミナやシリコンなどの硬質基板にのみ適しています。

さらに、基板は高い平面性を維持する必要があり、熱圧着ヘッドは高い平行位置合わせ精度を示す必要があります。半導体材料への不必要な損傷を避けるために、プロセス中に特定の圧力勾配を適用する必要があります。

ステップ 4: アンダーフィルと硬化

フリップチップボンディング後、チップと基板間の接続が確立されます。フリップチップアセンブリの安定性を高めるために、チップと基板の間にアンダーフィル接着剤が塗布されます。アンダーフィルのプロセスを以下の図に示します。

チップと基板の間の底部充填材により、熱疲労に対する耐性が大幅に向上します。底部充填材がなければ、熱疲労がフリップチップ技術の主な信頼性問題となります。

(a) 底部充填材は、チップの封止材に集中した応力を分散します。

(b) はんだクリープを防止し、フリップチップ接続の強度と剛性を高めることができます。

(d) チップが機械的振動や衝撃に耐えられるようにします。

要約すると、フリップチップ接続の信頼性は、基板とチップ間の熱膨張係数 (CTE) の不一致、およびはんだ接合の高さと接合間の最大間隔によって影響されます。接続領域の亀裂は通常、接続温度からの冷却中に発生します。

金は融点が高いため、はんだに比べて疲労損傷の影響を受けにくいです。したがって、熱サイクル中の応力がバンプとはんだパッド間の接続強度を超えない限り、信頼性は大きな問題にはなりません。

チップと基板の間の底部充填材により、熱疲労に対する接続の耐性が大幅に向上します。これがなければ、熱疲労がフリップチップ技術の主な信頼性問題になります。

フリップチップアセンブリは、チップと基板間の接続経路が非常に短いため、高周波アプリケーションに特に適しています。フリップチップはんだ接合の直列インピーダンスは約 1mW、直列インダクタンスは 0.025nH で、ワイヤボンディングの 5 ～ 10nH よりもはるかに低くなります。

信号伝送遅延を大幅に短縮できるのは、まさにフリップチップ実装のこれらの利点によるものです。

フリップチップ技術の長所と短所:

Advantages:

(a) 小型サイズ: 小型の IC ピンレイアウト (フラットパッケージのわずか 5%) により、高さと重量が削減されます。

(b) 機能強化：フリップチップ技術を使用することで、I/O 数を増やすことができます。ワイヤボンディングとは異なり、I/O はチップの周辺に限定されません。エリアアレイは、信号や電源などのために、より小さなスペースでより多くの相互接続を収容できます。一般的なフリップチップパッドは 400 に達することがあります。

(d) 信頼性の向上：大型チップのエポキシ充填により高い信頼性を確保します。フリップチップにより、相互接続ピンの数を 3 分の 2 に減らすことができます。

(e) 強化された熱放散: カプセル化のないフリップチップにより、チップの背面を効果的に冷却できます。

(f) 低コスト: バンプを量産することでコストを削減します。

短所：

(a) ベアチップはテストが困難です。

(b) バンプ付きチップの適応性が限られている。

(d) 目に見えないはんだ接合部を検出するには、X 線検査装置が必要です。

(e) SMT プロセスとの互換性が低い。

(f) ベアダイの取り扱いが難しい。

(g) 高い組立精度が要求される。

(h) 現在の底部充填の使用には、一定の硬化時間が必要です。

(i) 基板によっては信頼性が低い場合があります。