Langkah-langkah etsa untuk FET nanosheet

Langkah-langkah etsa yang paling penting dalam proses fabrikasi nanoribbon meliputi etsa gerbang semu, etsa pilar anisotropik, etsa spacer isotropik, dan langkah pelepasan saluran. Etsa kontur lapisan silikon dan SiGe yang berselang-seling bersifat anisotropik dan menggunakan bahan kimia berbasis fluor. Pengetsaan spacer internal (lekukan) dan langkah pelepasan saluran dioptimalkan untuk mencapai kehilangan silikon minimal di SiGe.

Langkah pelepasan saluran sangat penting. “Pelepasan nanoribbon memerlukan selektivitas tinggi,” kata Bézard. “Kebanyakan nanoribbon terdiri dari silikon, kemudian SiGe dan silikon lagi. Anda memiliki lapisan bergantian, dan Anda perlu menghapus satu lapisan tanpa memodifikasi lapisan lainnya.” Beberapa publikasi membahas pelaksanaan etsa SiGe multi-langkah untuk mengurangi tekanan yang ditimbulkan pada struktur dengan satu langkah etsa.

Langkah selanjutnya dalam proses ini adalah membentuk kontak yang selaras. “Di sini, apa yang kami coba lakukan pada dasarnya adalah mengetsa oksida alih-alih mengontak atau mengurangi nitrida. Misalnya, spesifikasi saat ini adalah pengurangan 3 mikrometer, namun masyarakat meminta kerugian nol,” kata Bézard. "Dalam hal ini, kami bahkan tidak menggunakan kata selektivitas. Kami hanya berbicara tentang berhenti—dan zero stop."

3D NAND

Untuk flash 3D NAND, karena jumlah lapisan terus bertambah, terdapat kebutuhan untuk mengadopsi beberapa lapisan bertumpuk untuk membentuk rangkaian vertikal perangkat bertumpuk. Robert Clark menyatakan, "Selanjutnya, dengan bertambahnya lapisan, ada dorongan kuat untuk menskalakan nada baris kata atau jarak vertikal/Z lapisan untuk lebih meningkatkan kepadatan bit." Hal ini berasal dari anggota senior staf teknis dan direktur teknologi TEL. Dari perspektif proses, proses etsa dan deposisi memerlukan perbaikan terus-menerus untuk mengakomodasi dimensi kritis yang semakin kecil dan rasio aspek yang lebih tinggi yang diperlukan untuk penskalaan.

Clark menggambarkan perubahan di masa depan, dengan mengatakan, “Melihat node canggih untuk perangkat perangkap muatan multi-lapis, rekayasa tumpukan gerbang akan diperlukan untuk mencapai panjang gerbang yang lebih pendek, tingkat energi yang lebih banyak per sel, dan peningkatan efisiensi pemrograman, yang berpotensi dicapai melalui adopsi material dengan k tinggi. Mungkin juga diperlukan saluran konduktivitas yang lebih tinggi untuk menggantikan saluran poli-Si."

Salah satu langkah etsa terpenting dalam 3D NAND melibatkan etsa mendalam lubang berukuran sekitar 100 nm melalui tumpukan lebih dari 200 lapisan oksida dan nitrida, dengan kedalaman mencapai 10 μm. Bézard dari imec menyatakan bahwa langkah etsa ini sangat mahal.

“Kami mempunyai fenomena fisik yang disebut efek pengisian diferensial,” katanya. “Dalam plasma, kita memiliki elektron, ion, dan spesies netral untuk menyederhanakan segalanya. Elektron bergerak ke segala arah, namun ion berakselerasi secara vertikal ke permukaan. Jadi, di dasar lubang, Anda memiliki muatan positif, dan di bagian atas, muatan negatif, menciptakan medan listrik yang mencoba menolak ion-ion yang masuk."

Oleh karena itu, dibutuhkan daya yang tinggi untuk mengetsa parit secara menyeluruh. Dia menambahkan, "Kami berupaya mempertahankan tingkat daya 30-50 kilowatt tanpa menghasilkan busur listrik, sehingga chuck harus dipoles dan diproduksi dengan sangat baik."

Pengetsaan dalam juga menimbulkan tekanan yang perlu diminimalkan, terutama karena langkah selanjutnya dalam pembuatan NAND multi-lapisan melibatkan penipisan chip, penyelarasan yang tepat, dan ikatan hibrid dengan lapisan berikutnya.

Proses lainnya

Tidak semua produsen chip memproduksi chip mutakhir yang memerlukan litografi EUV. Banyak pabrik yang memperluas proses litografi dan etsa 193 nm.

Brian Wilbur, Direktur Diversifikasi Produk Semikonduktor di Bruel Science Corporation, menyatakan, "Kami baru-baru ini memperkenalkan material SOC bersuhu tinggi yang memperluas kemampuan polanya dan dapat menahan suhu yang lebih tinggi, baik digunakan sebagai lapisan bawah untuk lapisan CVD atau sebagai masker. ."

BEOL (Back-End-of-Line) yang digunakan untuk jalur logam paling ketat diperkirakan akan mengalami perubahan dramatis dari skema integrasi dual-damascene ke deposisi subtraktif dan etsa untuk interkoneksi selain tembaga. Dalam hal ini, renium dan molibdenum mengalami perkembangan paling signifikan. Mereka mempunyai kelebihan yang berbeda-beda. Molibdenum lebih rentan terhadap oksidasi selama pengetsaan, sehingga lebih kompatibel dengan skema damaskus ganda dan juga harganya lebih murah. Renium adalah logam mulia, sehingga tidak memiliki masalah korosi yang sama, namun harganya jauh lebih mahal.

Struktur perangkat juga menjadi kurang toleran terhadap kesalahan penempatan tepi. Clark dari TEL menyatakan bahwa pendekatan baru akan diperlukan untuk mencapai keselarasan antar lapisan, serta antara vias dan interkoneksi. “Implementasi pertama mungkin mengubur baris kata untuk DRAM dan lapisan logam dengan jarak kecil di MOL untuk logika, yang memerlukan stabilitas termal yang lebih tinggi dan resistivitas yang lebih rendah atau logam non-linier.”

Pembangunan generasi berikutnya

Dalam jangka panjang, idealnya, industri akan beralih ke proses back-end dengan anggaran termal yang lebih rendah (mendekati 300°C, bukan 400°C) untuk memungkinkan integrasi perangkat ke dalam lapisan interkoneksi back-end.

Clark dari TEL menyatakan, "Industri perlu mulai membangun perangkat dalam lebih banyak lapisan. Ini berarti kita perlu membangun perangkat memori dan logika sesuai anggaran termal back-end of line (BEOL).

Clark juga menyebutkan bahwa perangkat yang diproduksi menggunakan semikonduktor oksida sejauh ini tampak menjanjikan, baik itu mengintegrasikan perangkat memori ke dalam aliran logika BEOL atau membangun susunan CMOS pada susunan penyimpanan di DRAM.

Pergeseran signifikan lainnya melibatkan integrasi material 2D, yang telah mulai diuji oleh lembaga penelitian dan produsen chip terkemuka. Pertimbangan diberikan pada bahan etsa seperti tungsten disulfida atau molibdenum disulfida. Namun, mengembangkan proses pembuatan wafer yang mengintegrasikan film tipis ini, yang hanya terdiri dari satu lapisan bahan, menimbulkan tantangan yang signifikan.

Keberlanjutan

Produsen chip dan pemasok material mencari bahan kimia alternatif untuk mengurangi emisi karbon. Dalam proses etsa, penyebab utamanya adalah gas berfluorinasi dengan potensi pemanasan global (GWP) yang tinggi.

Bézard dari imec menyatakan, "Masalah dengan PFAS adalah molekulnya sangat stabil. Reaksi cahaya atau kimia di atmosfer tidak cukup untuk memecahnya."

Ia menyebutkan banyak alternatif campuran gas dengan kandungan oksigen lebih tinggi lebih mudah dipisahkan dan memiliki nilai potensi pemanasan global yang lebih rendah. Namun, setiap kandidat harus menunjukkan kinerja yang setara atau lebih baik agar dapat dipertimbangkan.

Namun keberlanjutan bukan hanya tantangan khusus untuk pengetsaan atau pengendapan. Dari litografi hingga pengemasan, ini merupakan tantangan industri yang komprehensif dimana dampak material baru akan mempengaruhi keseluruhan fabrikasi perangkat.