Các bước khắc cho FET nanosheet

Các bước ăn mòn quan trọng nhất trong quy trình chế tạo dải nano bao gồm ăn mòn cổng giả, ăn mòn cột dị hướng, ăn mòn miếng đệm đẳng hướng và bước giải phóng kênh. Việc khắc đường viền của các lớp silicon và SiGe xen kẽ là dị hướng và sử dụng hóa học dựa trên flo. Việc khắc các miếng đệm bên trong (vết lõm) và bước giải phóng kênh được tối ưu hóa để đạt được sự thất thoát silicon tối thiểu trong SiGe.

Bước phát hành kênh là rất quan trọng. Bézard cho biết: “Việc tạo ra các dải nano đòi hỏi tính chọn lọc cao. "Hầu hết các dải nano đều bao gồm silicon, sau đó là SiGe và silicon. Bạn có các lớp xen kẽ và bạn cần loại bỏ một lớp mà không sửa đổi lớp kia." Một số ấn phẩm thảo luận về việc thực hiện khắc SiGe nhiều bước để giảm ứng suất gây ra trên cấu trúc chỉ bằng một bước khắc.

Bước tiếp theo trong quy trình là hình thành các liên hệ tự liên kết. Bézard cho biết: “Ở đây, những gì chúng tôi cố gắng làm về cơ bản là khắc oxit thay vì tiếp xúc hoặc làm lõm nitrit. Ví dụ, thông số kỹ thuật hiện tại là phần lõm 3 micromet, nhưng mọi người yêu cầu tổn thất bằng XNUMX”. "Trong trường hợp này, chúng tôi thậm chí không sử dụng từ chọn lọc. Chúng tôi chỉ nói về việc dừng lại—và không dừng lại."

NỀN TẢNG

Đối với đèn flash 3D NAND, khi số lượng lớp tiếp tục tăng lên, cần phải áp dụng nhiều lớp xếp chồng lên nhau để tạo thành chuỗi dọc của các thiết bị xếp chồng lên nhau. Robert Clark tuyên bố, "Hơn nữa, với sự gia tăng các lớp, có một động lực mạnh mẽ để mở rộng quy mô độ cao của dòng từ hoặc khoảng cách dọc/Z của các lớp để tăng thêm mật độ bit." Điều này đến từ các thành viên cấp cao trong đội ngũ kỹ thuật và giám đốc công nghệ của TEL. Từ góc độ quy trình, quy trình khắc và lắng đọng cần được cải tiến liên tục để phù hợp với các kích thước quan trọng ngày càng nhỏ hơn và tỷ lệ khung hình cao hơn cần thiết cho việc mở rộng quy mô.

Clark mô tả những thay đổi trong tương lai, nói rằng: "Nhìn vào các nút nâng cao cho các thiết bị bẫy điện tích nhiều lớp, việc thiết kế ngăn xếp cổng sẽ là cần thiết để đạt được độ dài cổng ngắn hơn, nhiều mức năng lượng hơn trên mỗi ô và cải thiện hiệu quả lập trình, có thể đạt được thông qua sử dụng vật liệu có độ K cao. Cũng có thể cần có các kênh dẫn điện cao hơn để thay thế các kênh poly-Si."

Một trong những bước khắc quan trọng nhất trong công nghệ NAND 3D là khắc sâu các lỗ có đường kính khoảng 100nm thông qua một lớp hơn 200 lớp oxit và nitrua, với độ sâu đạt tới 10μm. Bézard từ imec cho biết bước khắc này đặc biệt tốn kém.

“Chúng ta có một hiện tượng vật lý gọi là hiệu ứng tích điện vi phân,” ông nói. "Trong plasma, chúng ta có các electron, ion và các loại trung tính để đơn giản hóa mọi thứ. Các electron chuyển động theo mọi hướng, nhưng các ion tăng tốc theo phương thẳng đứng trên bề mặt. Vì vậy, ở đáy lỗ, bạn có điện tích dương, và ở phía trên, điện tích âm, tạo ra một điện trường cố gắng đẩy các ion tới."

Do đó, cần phải có mức năng lượng cao để khắc hoàn toàn các rãnh. Ông cho biết thêm, "Chúng tôi đang nỗ lực duy trì mức công suất 30-50 kilowatt mà không tạo ra hồ quang, vì vậy mâm cặp phải được đánh bóng và sản xuất rất tốt."

Khắc sâu cũng làm phát sinh áp lực cần được giảm thiểu, đặc biệt vì các bước tiếp theo trong sản xuất NAND nhiều lớp liên quan đến việc làm mỏng chip, căn chỉnh chính xác và liên kết lai với lớp tiếp theo.

quy trình khác

Không phải tất cả các nhà sản xuất chip đều sản xuất những con chip tiên tiến yêu cầu kỹ thuật in thạch bản EUV. Nhiều nhà máy đang mở rộng quy trình khắc và in thạch bản 193nm của họ.

Brian Wilbur, Giám đốc Đa dạng hóa Sản phẩm Bán dẫn tại Tập đoàn Khoa học Bruel, cho biết: "Gần đây, chúng tôi đã giới thiệu vật liệu SOC nhiệt độ cao giúp mở rộng khả năng tạo mẫu của nó và có thể chịu được nhiệt độ cao hơn, cho dù được sử dụng làm lớp lót cho các lớp CVD hay làm mặt nạ." ."

BEOL (Back-End-of-Line) được sử dụng cho các dây kim loại chặt nhất dự kiến sẽ trải qua một sự thay đổi đáng kể từ sơ đồ tích hợp damascene kép sang lắng đọng và ăn mòn trừ cho các kết nối không phải là đồng. Về vấn đề này, rhenium và molypden đã có những bước phát triển đáng kể nhất. Họ có những lợi thế khác nhau. Molypden dễ bị oxy hóa hơn trong quá trình ăn mòn, khiến nó tương thích hơn với các sơ đồ damascene kép và cũng có giá thành rẻ hơn. Rhenium là một kim loại quý nên nó không gặp phải các vấn đề ăn mòn tương tự nhưng có chi phí cao hơn nhiều.

Cấu trúc thiết bị cũng ngày càng ít chịu đựng được các lỗi về vị trí cạnh. Clark từ TEL cho biết rằng sẽ cần có các phương pháp tiếp cận mới để đạt được sự tự liên kết giữa các lớp, cũng như giữa các vias và các kết nối. "Việc triển khai đầu tiên có thể ẩn các dòng từ cho DRAM và các lớp kim loại có khoảng cách nhỏ trong MOL cho logic, trong đó cần có độ ổn định nhiệt cao hơn và điện trở suất thấp hơn hoặc các kim loại phi tuyến tính."

Phát triển thế hệ tiếp theo

Về lâu dài, lý tưởng nhất là ngành sẽ chuyển sang các quy trình phụ trợ với lượng nhiệt thấp hơn (gần 300°C thay vì 400°C) để cho phép tích hợp các thiết bị vào các lớp kết nối phía sau.

Clark từ TEL cho biết: "Ngành công nghiệp cần bắt đầu chế tạo các thiết bị theo nhiều lớp hơn. Điều đó có nghĩa là chúng ta cần chế tạo các thiết bị bộ nhớ và logic trong phạm vi ngân sách nhiệt cuối đường dây (BEOL)."

Clark cũng đề cập rằng cho đến nay, các thiết bị được sản xuất bằng oxit bán dẫn dường như đầy hứa hẹn, cho dù đó là tích hợp các thiết bị bộ nhớ vào luồng BEOL logic hay xây dựng các mảng CMOS trên mảng lưu trữ trong DRAM.

Một sự thay đổi đáng kể khác liên quan đến việc tích hợp các vật liệu 2D mà các tổ chức nghiên cứu và nhà sản xuất chip hàng đầu đã bắt đầu thử nghiệm. Cần cân nhắc các vật liệu khắc như vonfram disulfua hoặc molypden disulfua. Tuy nhiên, việc phát triển các quy trình sản xuất tấm bán dẫn tích hợp các màng mỏng này, chỉ bao gồm một lớp vật liệu, đặt ra những thách thức đáng kể.

Tính bền vững

Các nhà sản xuất chip và nhà cung cấp vật liệu đang tìm kiếm các hóa chất thay thế để giảm lượng khí thải carbon. Trong quá trình ăn mòn, thủ phạm chính là khí flo có tiềm năng nóng lên toàn cầu (GWP) cao.

Bézard từ imec cho biết: "Vấn đề với PFAS là các phân tử của nó có tính ổn định cao. Các phản ứng ánh sáng hoặc hóa học trong khí quyển không đủ để phá vỡ nó."

Ông đề cập rằng nhiều hỗn hợp khí thay thế có hàm lượng oxy cao hơn sẽ dễ phân ly hơn và có giá trị tiềm năng nóng lên toàn cầu thấp hơn. Tuy nhiên, bất kỳ ứng viên nào cũng phải thể hiện thành tích ngang bằng hoặc tốt hơn để được xem xét.

Nhưng tính bền vững không chỉ là một thách thức cụ thể đối với việc khắc hoặc lắng đọng. Từ in thạch bản đến đóng gói, đây là một thách thức toàn diện trong ngành, trong đó tác động của vật liệu mới sẽ ảnh hưởng đến toàn bộ quá trình chế tạo thiết bị.