Integrinė grandinė: kelių elektroninių komponentų integravimas ant pagrindo, siekiant atlikti tam tikrą grandinės ar sistemos funkciją.

IC mikroschemų / komponentų numerių pramonės ciklas

Integracijos 1 nebuvo iki 1960 m.

Mažos apimties (SSI) 2–50 1960-ųjų pradžia

Vidutinio masto (MSI) 50–5000 1960 m. – 1970 m. pradžia

Didelio masto (LSI) 5000–100,020 1970 XNUMX-ųjų pradžioje ir pabaigoje

Labai didelio masto (VLSI) nuo 100000 1,000,020 iki 1970 1980 XNUMX XX a. XNUMX-ojo dešimtmečio pabaigoje – XX a. XNUMX-ojo dešimtmečio pabaigoje

Labai didelis mastelis (ULSI) yra didesnis nei 1,000,020 1990 XNUMX nuo XNUMX-ųjų pabaigos iki šių dienų.

Vaflių paruošimas (vaflių paruošimas)

Vaflių gamyba (silicio plokštelių gamyba)

Vaflių bandymas / rūšiavimas

Surinkimas ir pakavimas (surinkimas ir pakavimas)

Paskutinis testas

Vystymo kryptis: pagerinti lustų našumą – pagerinti greitį (sumažinti rakto dydį, pagerinti integraciją, mokslinius tyrimus ir plėtrą naudojant naujas medžiagas), sumažinti energijos suvartojimą.

Pagerinti lustų patikimumą – griežta taršos kontrolė.

Sumažintos sąnaudos – sumažintas linijos plotis, padidintas plokštelės skersmuo.

Moore'o dėsnis teigia, kad integrinių grandinių (IC) integracija padvigubėja kas dvejus metus.

1975 m. buvo peržiūrėta ir nustatyta: IC integracija padvigubės kas pusantrų metų.

Natūralus oksidacijos sluoksnis: Jei silicio plokštelės paviršius yra veikiamas kambario temperatūros oro arba dejonizuoto vandens, kuriame yra ištirpusio deguonies, jis oksiduojasi. Šis plonas oksido sluoksnis vadinamas natūraliu oksido sluoksniu. Pradinis natūralus oksido sluoksnio augimas ant silicio plokštelės prasideda nuo drėgmės. Kai silicio plokštelės paviršius yra veikiamas oro, dešimtys vandens molekulių sluoksnių yra adsorbuojami ant silicio plokštelės ir per vieną sekundę prasiskverbia į silicio paviršių, todėl silicio paviršius oksiduojasi net kambario temperatūroje.

Natūralaus oksido sluoksnio sukeliamos problemos yra šios:

① Tai trukdys kitiems proceso etapams, pavyzdžiui, monokristalų plonų plėvelių augimui ir itin plonų oksido sluoksnių augimui ant silicio plokštelių.

Kita problema yra ta, kad metalinio laidininko kontaktinis plotas, jei yra oksido sluoksnis, padidins kontaktinę varžą, sumažins arba net užkirs kelią srovės tekėjimui.

③ daro didelę įtaką puslaidininkių veikimui ir patikimumui

1. Silicio plokštelių gamybos technikas: atsakingas už silicio plokštelių gamybos įrangos valdymą. Atlieka tam tikrą įrangos priežiūrą ir atlieka pagrindinį procesų bei įrangos gedimų tyrimą.

2. Įrangos technikas: Teirautis apie gedimus ir prižiūrėti pažangias įrangos sistemas, kad būtų užtikrintas tinkamas įrangos veikimas gaminant plokšteles.

3. Įrangos inžinierius: užsiima įrangos projektavimo parametrų nustatymu ir įrangos našumo optimizavimu silicio plokštelių gamybai.

4. Procesų inžinierius: analizuoti gamybos procesų ir įrangos našumą, siekiant nustatyti optimalius parametrų nustatymus.

5. Laboratorijos technikas: užsiima laboratorinių darbų plėtra, kūrimu ir bandymais.

6: Išeigos / gedimų analizės technikas: Užsiima darbu, susijusiu su defektų analize, pavyzdžiui, medžiagų ruošimu analizei ir analizės įrangos valdymu, siekiant nustatyti silicio plokštelių gamybos proceso problemų pagrindinę priežastį.

7. Išeigos gerinimo inžinierius: rinkti ir analizuoti išeigos bei bandymų duomenis, siekiant pagerinti plokštelių gamybos našumą.

Įrenginių inžinierius: Teikti inžinerinę paramą cheminių medžiagų, oro valymo ir bendros įrangos silicio plokštelių gamybos gamyklose infrastruktūrai.

„Daugiau Moore“ reiškia nuolatinį lustų elementų dydžių mažėjimą.

Geometriniu požiūriu reiškia nuolatinį elementų dydžių mažinimą horizontalia ir vertikalia plokštelės kryptimis, siekiant pagerinti tankį, našumą ir patikimumą.

Tai siejama su 3D struktūros tobulinimu ir kitomis negeometrinėmis procesų technologijomis bei naujų medžiagų naudojimu, siekiant paveikti plokštelės elektrines savybes.

„Daugiau nei Moore“ reiškia pridėtinės vertės teikimą galutiniams vartotojams įvairiais būdais, nebūtinai mažinant funkcijų dydį, pavyzdžiui, pereinant nuo sistemos komponentų lygio prie 3D integracijos ar tikslaus korpuso lygio (SiP) arba lusto lygio (SoC).

Minimalus elemento dydis, žinomas kaip kritinis matmuo (kritinis matmuo, CD), dažnai naudojamas kaip proceso sudėtingumo matas.