当今的电子市场需要将小型化印刷电路板 (PCBS) 上的多种高速功能集成到一块板上，导致设计人员将布线非常靠近地放置在一起，以优化封装和空间。 这种接近可能会导致意外的电磁场耦合，这种现象称为串扰（见图 1）。

图 1：PCB 上存在潜在串扰问题的相邻线路的图形表示。

尽管高密度封装不可避免，但不应违反与 PCB 布线相关的某些 PCB 设计规则，以避免潜在的串扰和电磁干扰/兼容性 (EMI/EMC) 问题。

（在以下各节中，短语“关键网络”是指 PCB 上的高速时钟/数据线、重要传感器线等，具体取决于 PCB 的应用。）

规则 1：I/O 网络附近的关键网络

查看与 I/O 线相关的关键网络的接线非常重要，因为噪声很容易通过进出 PCB 的这些 I/O 线耦合到电路板（参见图 2）或传送到电路板。其他板。

图 2：关键网络和 I/O 网络布线距离较近的场景示意图。

通过 I/O 线进入电路板的任何噪声都有可能耦合到承载重要数据/时钟信号的关键网络，这基本上是 PCB 抗扰度问题（图 3A）。以类似的方式，关键网络承载的任何高速信号都可以耦合到I/O网络，并最终通过板外的I/O线传输到外界并传输到系统中的其他模块。原则上，这将是 PCB 的辐射问题（图 3B）。

图 3A（左）和 3B：因关键网络和 I/O 网络靠近而导致的潜在 EMI/EMC 问题

规则 2：暴露的临界走线长度

短波长高速PCBS(> 100MHz），任何关键网络的电气长度（见图 4a）都足以使其成为有效的辐射源，特别是当暴露于顶层或底层时。 这种不需要的辐射可以耦合到任何相邻的电缆，甚至耦合到靠近该电缆的设备中的电缆。 我们建议将关键网络埋在 PCB 内层的实体平面之间，如图 4b 所示。 这有助于将场与线路隔离，并避免串扰或 EMI 形式的任何意外耦合。 如果这些关键网络必须暴露在外层，则暴露部分的长度应尽可能小。 这是因为裸露电线的长度越短，它们发出的辐射就越少，因为如果它们的电气尺寸很小，它们将成为低效的天线。

无花果。 4A（左）和B：平面之间暴露或封闭的关键网络图

规则3：关键差异网络匹配

理论上，差分对传输大小相等但极性相反的信号，因为它们产生的 EMI 相互抵消或可以忽略不计。 然而，只有当线对中的线长度相同并且彼此尽可能对称地接近时，这才有效。 违反其中任何一项都可能导致共模噪声和 EMI 问题。 这是一个值得关注的问题，特别是对于承载高频关键信号的差分网络，因为 EMI 会增加所承载信号的频率。 图 5 显示了以正确/不正确方式对 IC 封装和电路板上的出口点（连接器）之间的关键差异对进行接线的几个示例。

图 5：返回在参考平面中分割的当前路径

关键差异网络匹配：模拟以及与实际测试要求的关系

在图 6A 和 6b 的 PCB 示例中，我们有一个简单的情况，其中差分对以两种不同的方式在 PCB 上接线：对称和非对称。 在这两种情况下，在 SIwave 中，它们的一端由差分电压源激励，另一端由负载连接。

图 6A（左）和 B：PCB 上布线的差分对示例

我们在这两种情况下都进行了近场分析。 在采用差分对对称布线的 PCBS 中，近场电平低于其非对称布线的近场电平，如图 7 和 7 所示。图XNUMXA和XNUMXb。

无花果。 7a（左）和 B：近场 @ 597.45 MHz，具有对称和非对称差分对网络

假设我们要根据 EMI/EMC 法规 AIS 004（印度）或 UNECE R10（欧洲）辐射发射要求来测试 PCB。图8显示了在1 MHz - 30 GHz频率范围内距离PCB 1 m处模拟远场的对比分析。请注意，不对称差分对的情况会使发射电平增加约 8 至 10 dB，并且还会导致不符合 563.50 MHz 及更高频率。

图8：1m辐射对比

SIwave 在 PCB 级别的仿真能够及早识别此类 EMI 问题，这有助于在 PCB 设计用于物理测试甚至更高级别的仿真之前对其进行优化。

免责声明：本文转载自《电子森林》，本文仅代表作者个人观点，不代表萨克威及业界观点，仅供转载分享，支持保护知识产权，转载请注明原始出处以及作者，如有侵权，请联系我们删除。