最近讀到了遼寧工業大學陳永振教授的文章《GaN FET用電解電容只是個噱頭嗎？ 有許多感觸，於是氮化鎵（GaN）FET（場效電晶體）用電解電容器應運而生。除了體積縮小外，在製造製程沒有大幅改變的情況下，其寄生電感不會大幅降低，並且具有高開關頻率下的電感特性，高次諧波豐富。 因此，不需要這樣的電解電容器。

+確實，在新一代創新技術迭代的時刻，總是會有泥和沙。 但隨著新技術週邊配套技術的發展，其角色將越來越重要，例如氮化鎵功率裝置。 我們來看看最近業內大咖們對於氮化鎵都說了些什麼，又能帶給我們哪些教訓呢？

GaN已成為5G能源催化劑。

「氮化鎵的出現將滿足5G的需求，實現新的拓撲結構，並徹底改變快速充電，」納維半導體公司行銷和投資者關係副總裁Stephen Oliver表示。

根據GSMArena公佈的數據，自2010年以來，蘋果iPhone 12、小米11、三星S21等新手機平台的平均螢幕尺寸和電池容量增加了三倍以上。 使用緩慢的矽基5W或20W商用充電器來延長充電時間是不可接受的，因此需要更多的功率。

正如傳統低頻拓撲所示，從矽充電器獲得更多能量意味著尺寸更大、重量更重、成本更高，而功率密度和熱密度的設計是瓶頸。

10年內，智慧型手機的螢幕尺寸和電池容量增加了3倍以上。

Oliver表示，智慧型手機螢幕、電池和5G功能的增加，以及資料處理和傳輸速率和容量的增強，使人們開始關注充電速度以及旅行適配器的尺寸、重量和成本。同時，單一、靈活的充電平台（硬體和軟體）的推出，即USB-C連接器（USB-C）或具有電力傳輸的可編程電源（PPS）（USB-PD），意味著消費者無需再充電。

他認為，提高功率密度的關鍵是提高開關頻率並盡量減少變壓器、EMI濾波器、大容量和輸出電容器等被動元件。早在1996年，學術界就提出了有源箝位反激式(ACF)等高速拓撲結構，但由於矽片的導通電阻和開關性能較差、結構複雜以及缺乏最優控制IC而受挫。

2018年初，GaN功率IC的推出結束了這種情況，不僅使ACF商業化可行，也使智慧型手機充電器的高頻準諧振反激式充電，以及CrCM（臨界導通模式） ）升壓PFC（功率因數校正）拓撲、高速LLC（諧振控制器）和先進的CrCM 圖騰柱PFC，適用於遊戲筆記型電腦、整合式PC、電視和5G 發射單元電源等更高功率系統，在商業上可行。

GaN功率IC將GaN功率FET、GaN驅動器以及控制和保護功能整合在一個晶片封裝中。這些GaNFast™電源IC是易於使用、高速且高效能的數位輸入和輸出電源組件。由於閘極驅動電路基本上無阻抗，因此整合後關閉時幾乎沒有損耗。此外，其開啟性能可根據特定應用需求進行控制和客製化。

效果如何？ GaN功率IC的運行速度比傳統矽設計快20倍、高3倍，已被戴爾、聯想和小米等OEM廠商用於智慧型手機和筆記型電腦快速充電。從OPPO 50W迷你SuperVOOC Cookie快速充電器可以看出，高速GaN拓撲消除了被動元件，並縮小了充電器的尺寸。借助TI UCC28782控制器和一對半橋配置GaNFast功率IC，實現了速度快10倍的高效有源箝位反激式。

嚴酷的市場需求下的測試

圖源 | 網路

Transphorm 品質和可靠性副總裁 Ron Barr 表示：“仔細的電壓和溫度應力測試表明，GaN 功率裝置具有汽車和工業市場所需的高可靠性。”

寬頻隙 (WBG) GaN 功率 MOSFET 的優勢使其在汽車電源子系統和資料中心電源等要求苛刻的場合中發揮越來越重要的作用。這些應用的工作條件極具挑戰性，由於汽車保固成本或與資料中心可靠性相關的高昂成本，故障是無法容忍的。在選擇功率元件時，設計工程師必須確保裝置可靠、堅固耐用。

以Transphorm常關雙晶片設計的耗盡型GaN HEMT（高電子遷移率電晶體）TP65H035WSQA為例，將GaN HEMT與常關低壓矽FET串聯，形成共源共柵元件結構。

共源共柵符號和共源共柵元件組合結構

此元件採用 TO-247 封裝，在 101℃ 下符合 AEC-Q175 標準。在評估產品可靠性時，設計工程師需要四個「領域」的可靠性資訊/數據來確定裝置是否適合應用，包括：產品認證；高加速壽命試驗；早期壽命失效測試；現場可靠度。

產品認證

產品認證主要遵循業界通用的兩大標準：JEDEC JESD 47 適用於商用設備，而較嚴格的 AEC-Q101 標準則適用於車規級設備。每項標準都包含一系列產品必須通過的測試，例如溫度循環、高溫反向偏壓、高溫閘極偏壓等，只有這樣，產品才能被視為符合 JEDEC 或 Q101 標準。

高加速消費試驗

高加速壽命測試（HALT）是一種明確的方法，在有時超過其資料表限制的情況下向裝置施加應力，直至裝置失效。同時，收集有關故障時間（TTF）的數據，以便可以應用適當的模型來預測耐用壽命（也稱為固有壽命）。

在反向偏壓下，對一批額定電壓為650V、關斷狀態下電壓在1050V至1150V之間的裝置進行測試，直到大部分裝置失效。然後計算每組條件下的平均故障時間。

圖源 |邊緣

以類似的方式，應該在三個不同的溫度下測試設備的故障。在加速測試條件下得到三種不同的電壓和三種不同的溫度。現在，每個測試的失敗時間都在一組使用條件下標準化，這些使用條件通常源自於應用程式任務摘要。在範例中，選擇一組極端條件來計算 650V 175℃ 裝置在 100% 佔空比下的壽命。

所有的測試數據都可以組合成一個模型，稱為「使用圖」。該圖顯示了根據使用條件下的故障時間繪製的故障機率。

通常的做法是在失效機率為100PPM時定義裝置壽命。在這個例子中，是連續運轉106小時100年。

早期失效試驗

早期失效測試用於計算應用中的保固風險，並在設備損壞之前測試失效的機率。早期壽命故障（早期故障率）通常是由於製造過程中未發現或篩選出的缺陷而發生的，通常稱為「內部缺陷」。對於GaN元件來說，這些固有缺陷將導致電場畸變並加速缺陷位置的失效。

為了使測試更有意義，我們應嘗試測試比先前描述的HALT測試大得多的裝置樣本，以增加發現內在缺陷的機率。使用方法的完整描述請參閱JEDEC標準JESD 74A，可在JEDEC網站上取得。

早期故障通常以 FIT（十億小時故障率）或 PPM/年計算。數據顯示FIT率非常低，這可能表示現場可靠性非常好。

現場可靠性

Transphorm的現場可靠性計算遵循行業慣例，並考慮了交付的設備數量、現場使用時間以及客戶報告的故障數量。當然，並不是所有的產品都能立即交付或使用。保守地說，設備總運轉時間將減半。 Transphorm設備在現場的工作時間遠遠超過7億小時。截至目前，已返修兩次，現場可靠度小於1FIT。

「測試表明，上述 GaN 功率裝置超出了汽車和工業 OEM 廠商極具挑戰性的可靠性要求。這些 GaN 裝置的可靠性至少與現有矽和其他寬頻隙技術相當，而且往往更好，」Barr 自信地總結道。

GaN感應驅動的新要求

圖源 |興趣

「低功耗GaN是下一個革命性的一步，它將開啟電力電子應用的新紀元。不過，在使用新型功率電晶體技術時需要注意一些問題，」英飛凌高級總工程師Eric Persson技術，指出。

電源開關對於提高適配器的性能、密度和成本起著重要作用。傳統上，用作開關的功率電晶體是基於矽的，這一趨勢清楚地表明寬頻隙電晶體，特別是GaN，正在成為高性能和小尺寸適配器的標準。

回顧功率電晶體技術的發展，直到今天，矽SJ（超級接面）電晶體一直是充電器/轉接器中使用的主要電晶體技術。它可以在小型封裝中提供低導通電阻、出色的電流處理能力、簡單的閘極驅動以及經過時間驗證的可靠性，所有這些都是低成本的。

但考慮到適配器所需的寬電壓範圍以及漏感和雷擊突波瞬變引起的過壓瞬變，即使是650V的電晶體也往往不夠，需要700-800V的裝置。而這也是GaN相對於矽有明顯優勢的一方面。因為，當施加的電壓超過額定電壓時，矽電晶體就會進入雪崩擊穿狀態。一些設計使用齊納效應作為緩衝器來抑制瞬態過壓。然而，即使能量處於電晶體的安全工作區（SOA），這種方法也會增加功率損耗，並可能導致額外的不良EMI（電磁幹擾）。另外，浪湧產生的大量能量可能超過雪崩能量並損壞晶體管。

相反，GaN電晶體的額定電壓遠低於其實際破壞性擊穿電壓。電晶體的額定電壓是根據規定的應用條件確定的，以滿足裝置壽命所需的可靠性等級。以coolgan 600v的E型HEMT為例，其破壞性擊穿電壓通常在1000V以上，在各種條件下其脈衝電壓額定值為750V。在完美的ACF匹配拓撲中，洩漏能量由諧振電路管理，並且GaN的高脈衝電壓額定值可以調節雷擊突波電壓。

GaN電晶體應用的關鍵在於其閘極驅動需求與矽電晶體不同。一個重要的區別是，GaN 的閾值和全導通柵源電壓 (VGS) 明顯低於矽電晶體。雖然這減少了閘極電荷，但它也可能對保持電晶體關閉提出挑戰。在ACF電路中，兩個電晶體配置為半橋，主開關位於底部，有源箝位用作高邊開關。控制器和低側電晶體驅動器由偏壓電源供電。但高階閘極驅動器需要浮動電源。在大型電信或資料中心電源中，可以使用單一DC-DC轉換器為高壓側提供浮動偏壓電源。但在適配器/充電器中，這種方法的尺寸和成本令人望而卻步。

有源箝位反激拓樸簡化電路

一種常見的高壓側供電方法是所謂的自舉電源，即當低壓側導通時，高壓側偏壓的儲能電容會透過二極體從低壓側偏壓電源向上充電。當高壓側開啟時，它會從儲能電容中汲取偏置，並且必須定期（每次低壓側開啟時）進行補充。當電路連續工作時，這是一種非常有效且低成本的高壓側供電方法。但挑戰在於如何在非連續模式下運作。

那麼，如何避免自舉電容未充電時高側誤導通呢？一般的閘極驅動器IC有時會包含箝位電路設計，但矽電晶體的傳統方法依賴較高的閾值電壓（例如3-4V）。因此，如果電路在 1-2V 範圍內開始箝位，不幸的是，它們需要數百奈秒才能開始箝位。 GaN 電晶體已經可以在這些閘極電壓下傳導大量電流。

為了優化快速箝位驅動器與GaN電晶體結合的性能，必須最小化它們之間的干擾阻抗。英凌採用整合高階和低階GaN電晶體（190mΩ）的方法，並將它們與新型半橋驅動器整合在iQFN 8×8mm封裝中，從而製成半橋整合功率級（IPS）。

與競品相比，這種整合分區方式有以下優點：

寫在最後

發揮優勢的時刻已經來臨

以氮化鎵、碳化矽為代表的第三代半導體具有耐高溫、耐高壓、高頻、高功率、耐輻射等優異特性，技術和成本上的限制正慢慢消失。接下來就看應用端如何透過裝置測試、驅動開發和周邊組件匹配來充分發揮自己的優勢。

免責聲明：本文轉載自「非網eefocus」。本文僅代表作者個人觀點，並不代表Sacco Micro及業界的觀點。僅供轉載分享，支持保護智慧財產權。轉載時請註明原出處及作者。如有侵權，請聯絡我們刪除。