Создание полупроводникового чипа включает в себя множество этапов, и важно выявить дефектные чипы посредством тестирования. В процессе производства полупроводников проводится множество испытаний.

- EDS (электрическая сортировка штампами), также известная как тест пластины или тест зонда, выполняется после завершения обработки пластины на этапе FAB.
- Окончательный тест проводится после упаковки чипа.

Сегодня мы узнаем об EDS, которая является первой в серии тестов, гарантирующих качество полупроводниковых чипов.
ЭДС связана с повышением выхода полупроводников.

EDS происходит между этапом FAB (когда схемы рисуются на пластинах) и этапом упаковки (когда чип имеет вид конечного продукта). Как следует из названия, электрические испытания проводятся на каждом чипе, чтобы гарантировать его соответствие требуемому уровню качества. Назначение ЭЦП заключается в следующем:

- Отсеивайте дефектные полупроводниковые чипы на уровне пластин, чтобы улучшить последующие этапы упаковки и тестирования, а также сэкономить затраты.

- Ремонт дефектных чипов для повышения производительности и экономии затрат.

- Исправление проблем, обнаруженных в дизайне или FAB.

Сначала проверьте электрические характеристики, чтобы убедиться, что каждый чип соответствует требуемому уровню качества. Неисправные, но ремонтопригодные микросхемы ремонтируются, а дефектные микросхемы, не подлежащие ремонту, отмечаются «чернилами». Дефектные чипы удаляются из последующих процессов, чтобы повысить эффективность процесса.

EDS имеет решающее значение для повышения выхода полупроводников. Выход — это процент хороших кристаллов, отвечающих требованиям качества, относительно максимального количества чипов на одной пластине (GDPW, Gross die per wafer) и является прямым показателем эффективности производства полупроводников.

Процесс EDS выполняется путем установления контакта между пластиной и картой зонда. Бесчисленные маленькие контакты на плате датчиков контактируют с пластиной и посылают электрические сигналы, которые могут отсеивать дефектные чипы.

Процесс EDS состоит из четырех основных этапов, хотя в состав EDS входит множество мелких процессов.

Шаг 1. Электрические испытания и обжиг пластины (ET и WBI)

Электрические испытания включают измерение постоянного напряжения и токовых характеристик различных компонентов (транзисторов, резисторов, конденсаторов и диодов), необходимых для работы полупроводниковых интегральных схем.

После электрического испытания следует испытание на пригорание пластины. Пластина нагревается до определенной температуры, а затем подвергается воздействию переменного и постоянного напряжения для обнаружения любых дефектов или потенциальных проблем. Этот шаг значительно повышает надежность продукта.

Шаг 2. Горячее/холодное тестирование

При горячем/холодном тестировании отдельные дефектные чипы обнаруживаются на пластине с помощью электрических сигналов. Ремонтопригодные дефектные микросхемы помечаются для ремонта на следующем этапе. Чтобы гарантировать безупречную работу чипов при различных температурах, они тестируются при температурах выше и ниже комнатной.

Шаг 3 – Ремонт/Окончательное тестирование

Этап восстановления, пожалуй, самый важный этап в процессе EDS.

На этапе ремонта ремонтируются чипы, которые были признаны ремонтопригодными на этапе горячего/холодного тестирования. После ремонта проводится окончательное тестирование для подтверждения правильности выполнения ремонта. Результат «пройден/не пройден» на этом этапе является окончательным результатом.

Шаг 4 — Маркировка чернилами

На этапе маркировки дефектные чипы помечаются специальными чернилами для их идентификации. К чипам, которые подвергаются маркировке чернилами, относятся чипы, которые не прошли горячее/холодное тестирование, были неправильно отремонтированы и не прошли окончательное тестирование или не были должным образом завершены на пластине (фиктивные штампы). Раньше для маркировки дефектных чипов использовались настоящие чернильные отметки, но в настоящее время записываются только данные, позволяющие идентифицировать дефектные чипы. Дефектные чипы, выявленные посредством маркировки чернилами, не подвергаются дальнейшей обработке при упаковке, что экономит материалы, оборудование, время и трудозатраты в процессах упаковки и тестирования.

После маркировки чернилами пластина выпекается, проходит контроль качества (QC), а затем приступает к процессу упаковки.

Сейчас мы находимся всего в нескольких шагах от рождения безупречного полупроводникового чипа. В следующей статье мы рассмотрим процесс упаковки полупроводниковых чипов в форму, пригодную для установки в устройства.