Gallium Nitride (GaN) آلات کی ساخت اور مینوفیکچرنگ کا عمل

3. بنیادی خصوصیات کا خلاصہ

ساختی اختلافات کی وجہ سے، GaN پاور ڈیوائسز سلیکون پر مبنی آلات کے مقابلے میں مختلف خصوصیات رکھتی ہیں۔

(1) معیاری وولٹیج: 650V

GaN پاور ڈیوائسز کے لیے عام وولٹیج 650V ہے۔ بہت سے پاور سپلائی ایپلی کیشنز میں، ان پٹ 220V AC مینز سے منسلک ہوتا ہے۔ اصلاح کے بعد، بس کیپسیٹر پر وولٹیج تقریباً 400V DC تک پہنچ جاتا ہے۔ اس کے علاوہ، بعض ٹوپولوجی ایپلی کیشنز میں وولٹیج کی بڑھتی ہوئی وارداتیں اور ثانوی طرف سے عکاسی ہوتی ہے۔ لہذا، 650V ایک معیاری وولٹیج کی ضرورت بن گئی ہے.

(2) برفانی تودے کی خرابی نہیں۔

GaN پاور ڈیوائسز کو برفانی تودے کے ٹوٹنے کا تجربہ نہیں ہوتا ہے۔ ایک بار بریک ڈاؤن ہونے کے بعد، یہ کیپسیٹرز میں ڈائی الیکٹرک بریک ڈاؤن کی طرح مستقل ہوتا ہے۔ 650V ڈیوائس کے لیے، اگر یہ سلکان MOSFET ہوتا، تو اصل خرابی وولٹیج عام طور پر 750V کے ارد گرد ہوتا ہے (10% کے ڈیزائن مارجن کے ساتھ)۔ تاہم، GaN آلات کو زیادہ بریک ڈاؤن وولٹیج ڈیزائن مارجن کی ضرورت ہوتی ہے۔ ایک 650V ڈیوائس کو کم از کم 900V کے بریک ڈاؤن وولٹیج کی ضرورت ہوتی ہے (ڈیزائن مارجن>10% کے ساتھ)۔

(3) کوئی پی قسم کے GaN ٹرانزسٹر نہیں ہیں۔

سلیکون پر مبنی ٹیکنالوجی میں، NMOS (الیکٹران کیریئر) اور PMOS (ہول کیریئر) ہیں، لیکن فی الحال، کوئی پی قسم کے GaN HEMTs نہیں ہیں۔ لہذا، اینالاگ/ڈیجیٹل آئی سی کا ڈیزائن سلکان سے مختلف ہے۔ پی قسم کے GaN ٹرانزسٹرز کی کمی کی بنیادی وجوہات یہ ہیں: سب سے پہلے، آئن امپلانٹیشن اور میگنیشیم آئنوں کی کم درجہ حرارت اینیلنگ GaN پر حاصل کرنا مشکل ہے۔ دوم، GaN کی سوراخ کی نقل و حرکت صرف 30cm2/Vs ہے، جو 2000cm2/Vs کی الیکٹران کی نقل و حرکت سے بہت کم ہے۔

(4) گیٹ وولٹیج: 7V

GaN کے عمل کی وجہ سے، GaN پاور ڈیوائسز کے لیے زیادہ سے زیادہ گیٹ وولٹیج 7V تک محدود ہے، جو موجودہ سلیکون ڈرائیور ICs کے ساتھ مطابقت نہیں رکھتا ہے۔

ڈیوائس پروسیسنگ ٹیکنالوجی

GaN پاور ڈیوائسز، جیسے سلیکون پر مبنی چپس، اسی طرح کے مینوفیکچرنگ کے عمل سے گزرتی ہیں، جس میں بنیادی طور پر ڈیزائن، ایپیٹیکسیل ویفر گروتھ، چپ فیبریکیشن، اور پیکیجنگ ٹیسٹنگ شامل ہیں۔

شکل 4: GaN پاور ڈیوائسز کے لیے عام مینوفیکچرنگ کے اقدامات

1. ڈیزائن کا مرحلہ

TCAD (ٹیکنالوجی کمپیوٹر ایڈیڈ ڈیزائن) تکنیک کا استعمال کرتے ہوئے ڈیزائن کے مرحلے کے دوران GaN ڈیوائسز کو عام طور پر نقلی اور ماڈل بنایا جاتا ہے۔ اس میں آلہ کی ساخت اور پیرامیٹرز کی نقالی اور تجزیہ کرنا شامل ہے۔

2. ایپیٹیکسیل ویفر مینوفیکچرنگ کا عمل

GaN epitaxial wafers کو سلکان سبسٹریٹس، سلکان کاربائیڈ سبسٹریٹس، یا سیفائر سبسٹریٹس پر اگایا جا سکتا ہے۔ لاگت اور بڑے پیمانے پر پیداوار کے تحفظات کے لیے، ایپیٹیکسیل ویفر میں ہر پرت کو جمع کرنا عام طور پر MOCVD (میٹل آرگینک کیمیکل واپر ڈیپوزیشن) تکنیک کا استعمال کرتے ہوئے انجام دیا جاتا ہے۔

شکل 5: GaN Epitaxial Wafer کی تیاری کا عمل

3. ڈیوائس مینوفیکچرنگ کا عمل

سیفائر سبسٹریٹس پر ڈیپلیشن موڈ GaN HEMT (ہائی الیکٹران موبلٹی ٹرانزسٹر) ڈیوائسز کی فیبریکیشن کے لیے آسان عمل کا بہاؤ نیچے دی گئی تصویر میں دکھایا گیا ہے۔ سلیکون سبسٹریٹس پر GaN HEMT آلات کے لیے عمل کا بہاؤ یکساں ہے۔

پہلے مرحلے میں پلیٹ فارم کی قسم کی الگ تھلگ اینچنگ کے لیے پہلے ماسک کا استعمال شامل ہے۔ دوسرا مرحلہ ماخذ اور نکاسی کے علاقوں کی وضاحت کے لیے دوسرے ماسک کا استعمال کرتا ہے۔ تیسرے مرحلے میں ماخذ اور نالی کے لیے دھات کا جمع کرنا شامل ہے۔ چوتھے مرحلے میں شیشے کو جمع کرنا اور ماخذ بنانے اور دھات کے علاقوں کو نکالنے کے لیے اینیلنگ شامل ہے۔ پانچواں مرحلہ گیٹ کے علاقے کی وضاحت کے لیے تیسرے ماسک کا استعمال کرتا ہے۔ چھٹے مرحلے میں گیٹ کے لیے دھات کا جمع کرنا شامل ہے۔ ساتویں مرحلے میں گیٹ میٹل بنانے کے لیے میٹل لفٹ آف کرنا شامل ہے۔ آٹھویں مرحلے میں سیلیکون نائٹرائڈ کو غیر فعال کرنے اور تحفظ کے لیے جمع کرنا شامل ہے۔ نواں مرحلہ چوتھے ماسک کا استعمال ماخذ اور نالی کے علاقوں کے رابطوں کی وضاحت کے لیے کرتا ہے۔ دسویں مرحلے میں فیلڈ پلیٹ کی وضاحت کے لیے پانچویں ماسک کا استعمال کیا گیا ہے۔ گیارہویں مرحلے میں فیلڈ پلیٹ بنانے کے لیے میٹل لفٹ آف کرنا شامل ہے، اور بارہویں مرحلے میں سیلیکون نائٹرائڈ کی دوسری تہہ جمع کرنا شامل ہے۔

نوٹ: ذکر کردہ مخصوص مراحل اور ماسک نمبرز ڈیوائس کے ڈیزائن اور استعمال شدہ مینوفیکچرنگ کے عمل کے لحاظ سے مختلف ہو سکتے ہیں۔

شکل 6: سیفائر سبسٹریٹ پر ڈی موڈ GaN HEMT فیبریکیشن کے لیے عمل کا بہاؤ

4. سی پی ٹیسٹنگ

CP ٹیسٹنگ میں بنیادی طور پر کمرے کے درجہ حرارت اور اعلی درجہ حرارت کے ماحول دونوں میں مختلف پیرامیٹرز کی جانچ شامل ہوتی ہے تاکہ ویفر پر خراب چپ کی موت کی شناخت کی جا سکے۔ ان خراب چپس کو پھر ڈائی سے نشان زد کیا جاتا ہے اور مزید پیکیجنگ کے عمل سے خارج کر دیا جاتا ہے۔

شکل 7: CP ٹیسٹنگ (سرخ عیب دار چپس کے مقامات کی نشاندہی کرتا ہے)

5. پیکیجنگ

شکل 8: پیکجنگ کے آسان مراحل

جاری ہے...