गैलियम नाइट्राइड (GaN) उपकरणों की संरचना और निर्माण प्रक्रिया

3. बुनियादी विशेषताओं का सारांश

संरचनात्मक अंतर के कारण, GaN पावर उपकरणों में सिलिकॉन-आधारित उपकरणों की तुलना में अलग-अलग विशेषताएं होती हैं।

(1) मानक वोल्टेज: 650 वी

GaN बिजली उपकरणों के लिए सामान्य वोल्टेज 650V है। कई बिजली आपूर्ति अनुप्रयोगों में, इनपुट 220V एसी मेन से जुड़ा होता है। सुधार के बाद, बस कैपेसिटर पर वोल्टेज लगभग 400V DC तक पहुँच जाता है। इसके अलावा, कुछ टोपोलॉजी अनुप्रयोगों में द्वितीयक पक्ष से वोल्टेज स्पाइक्स और प्रतिबिंब होते हैं। इसलिए, 650V एक मानक वोल्टेज आवश्यकता बन गई है।

(2) कोई हिमस्खलन नहीं

GaN पावर उपकरणों में एवलांच ब्रेकडाउन नहीं होता। एक बार ब्रेकडाउन हो जाने पर, यह स्थायी होता है, कैपेसिटर में डाइइलेक्ट्रिक ब्रेकडाउन के समान। 650V उपकरण के लिए, यदि वह सिलिकॉन MOSFET हो, तो वास्तविक ब्रेकडाउन वोल्टेज आमतौर पर लगभग 750V (10% के डिज़ाइन मार्जिन के साथ) होता है। हालाँकि, GaN उपकरणों के लिए उच्च ब्रेकडाउन वोल्टेज डिज़ाइन मार्जिन की आवश्यकता होती है। 650V उपकरण के लिए कम से कम 900V (10% से अधिक डिज़ाइन मार्जिन के साथ) के ब्रेकडाउन वोल्टेज की आवश्यकता होती है।

(3) कोई पी-प्रकार GaN ट्रांजिस्टर नहीं

सिलिकॉन-आधारित तकनीक में, NMOS (इलेक्ट्रॉन वाहक) और PMOS (होल वाहक) होते हैं, लेकिन वर्तमान में, कोई p-प्रकार GaN HEMT उपलब्ध नहीं है। इसलिए, एनालॉग/डिजिटल IC का डिज़ाइन सिलिकॉन से भिन्न होता है। p-प्रकार GaN ट्रांजिस्टर की कमी के मुख्य कारण हैं: पहला, GaN पर मैग्नीशियम आयनों का आयन आरोपण और निम्न-तापमान तापानुशीतन प्राप्त करना कठिन है; दूसरा, GaN की होल गतिशीलता केवल 30cm2/Vs है, जो 2000cm2/Vs की इलेक्ट्रॉन गतिशीलता से बहुत कम है।

(4) गेट वोल्टेज: 7V

GaN प्रक्रिया के कारण, GaN बिजली उपकरणों के लिए अधिकतम गेट वोल्टेज 7V तक सीमित है, जो मौजूदा सिलिकॉन ड्राइवर IC के साथ असंगत है।

डिवाइस प्रक्रिया प्रौद्योगिकी

सिलिकॉन-आधारित चिप्स जैसे GaN पावर उपकरण, समान विनिर्माण प्रक्रियाओं से गुजरते हैं, जिसमें मुख्य रूप से डिजाइन, एपिटैक्सियल वेफर विकास, चिप निर्माण और पैकेजिंग परीक्षण शामिल हैं।

चित्र 4: GaN पावर उपकरणों के लिए विशिष्ट विनिर्माण चरण

1. डिज़ाइन चरण

GaN उपकरणों को आमतौर पर TCAD (टेक्नोलॉजी कंप्यूटर-एडेड डिज़ाइन) तकनीकों का उपयोग करके डिज़ाइन चरण के दौरान सिम्युलेटेड और मॉडलिंग किया जाता है। इसमें डिवाइस की संरचना और मापदंडों का अनुकरण और विश्लेषण शामिल है।

2. एपिटैक्सियल वेफर विनिर्माण प्रक्रिया

GaN एपिटैक्सियल वेफर्स को सिलिकॉन सब्सट्रेट्स, सिलिकॉन कार्बाइड सब्सट्रेट्स, या नीलमणि सब्सट्रेट्स पर उगाया जा सकता है। लागत और बड़े पैमाने पर उत्पादन संबंधी विचारों के लिए, एपिटैक्सियल वेफर में प्रत्येक परत का जमाव आमतौर पर एमओसीवीडी (मेटल ऑर्गेनिक केमिकल वेपर डिपोजिशन) तकनीक का उपयोग करके किया जाता है।

चित्र 5: GaN एपिटैक्सियल वेफर की विनिर्माण प्रक्रिया

3. डिवाइस निर्माण प्रक्रिया

नीलम सब्सट्रेट पर डिप्लेशन-मोड GaN HEMT (उच्च इलेक्ट्रॉन गतिशीलता ट्रांजिस्टर) उपकरणों के निर्माण की सरलीकृत प्रक्रिया प्रवाह नीचे दिए गए चित्र में दिखाया गया है। सिलिकॉन सब्सट्रेट पर GaN HEMT उपकरणों के लिए प्रक्रिया प्रवाह समान है।

पहले चरण में प्लेटफ़ॉर्म-प्रकार अलगाव नक़्क़ाशी के लिए पहले मास्क का उपयोग शामिल है। दूसरा चरण स्रोत और नाली क्षेत्रों को परिभाषित करने के लिए दूसरे मास्क का उपयोग करता है। तीसरे चरण में स्रोत और नाली के लिए धातु का जमाव शामिल है। चौथे चरण में स्रोत और नाली धातु क्षेत्रों को बनाने के लिए ग्लास जमाव और एनीलिंग शामिल है। पाँचवाँ चरण गेट क्षेत्र को परिभाषित करने के लिए तीसरे मास्क का उपयोग करता है। छठे चरण में गेट के लिए धातु का जमाव शामिल है। सातवें चरण में गेट मेटल बनाने के लिए मेटल लिफ्ट-ऑफ शामिल है। आठवें चरण में निष्क्रियता और सुरक्षा के लिए सिलिकॉन नाइट्राइड जमा करना शामिल है। नौवां चरण स्रोत और नाली क्षेत्रों के लिए संपर्कों को परिभाषित करने के लिए चौथे मास्क का उपयोग करता है। दसवां चरण फ़ील्ड प्लेट को परिभाषित करने के लिए पांचवें मास्क का उपयोग करता है। ग्यारहवें चरण में फ़ील्ड प्लेट बनाने के लिए धातु को ऊपर उठाना शामिल है, और बारहवें चरण में निष्क्रियता के लिए सिलिकॉन नाइट्राइड की दूसरी परत जमा करना शामिल है।

नोट: उल्लिखित विशिष्ट चरण और मास्क नंबर डिवाइस डिज़ाइन और प्रयुक्त विनिर्माण प्रक्रिया के आधार पर भिन्न हो सकते हैं।

चित्र 6: नीलमणि सब्सट्रेट पर डी-मोड GaN HEMT निर्माण के लिए प्रक्रिया प्रवाह

4. सीपी परीक्षण

सीपी परीक्षण में मुख्य रूप से वेफर पर दोषपूर्ण चिप डाई की पहचान करने के लिए कमरे के तापमान और उच्च तापमान दोनों वातावरणों में विभिन्न मापदंडों का परीक्षण करना शामिल है। फिर इन दोषपूर्ण चिप्स को डाई से चिह्नित किया जाता है और आगे की पैकेजिंग प्रक्रियाओं से बाहर रखा जाता है।

चित्र 7: सीपी परीक्षण (लाल रंग दोषपूर्ण चिप्स के स्थान को दर्शाता है)

5. पैकेजिंग

चित्र 8: सरलीकृत पैकेजिंग चरण

जारी रहती है...