질화갈륨(GaN) 소자의 구조와 제조 공정

3. 기본특성 요약

구조적 차이로 인해 GaN 전력 장치는 실리콘 기반 장치에 비해 다른 특성을 갖습니다.

(1) 표준 전압: 650V

GaN 전력 장치의 일반적인 전압은 650V입니다. 많은 전원 공급 장치 애플리케이션에서 입력은 220V AC 주전원에 연결됩니다. 정류 후 버스 커패시터의 전압은 약 400V DC에 도달합니다. 또한 특정 토폴로지 애플리케이션에서는 650차측에서 전압 스파이크와 반사가 발생합니다. 따라서 XNUMXV가 표준 전압 요구 사항이 되었습니다.

(2) 눈사태 고장 없음

GaN 전력 소자는 애벌랜치 항복을 경험하지 않습니다. 일단 항복이 발생하면 커패시터의 유전체 항복과 유사하게 영구적으로 발생합니다. 650V 소자의 경우, 실리콘 MOSFET의 경우 실제 항복 전압은 일반적으로 약 750V(설계 마진 10%)입니다. 그러나 GaN 소자는 더 높은 항복 전압 설계 마진을 필요로 합니다. 650V 소자는 최소 900V(설계 마진 >10%)의 항복 전압이 필요합니다.

(3) p형 GaN 트랜지스터 없음

실리콘 기반 기술에는 NMOS(전자 캐리어)와 PMOS(정공 캐리어)가 있지만, 현재 p형 GaN HEMT는 존재하지 않습니다. 따라서 아날로그/디지털 IC 설계는 실리콘과 다릅니다. p형 GaN 트랜지스터가 부족한 주된 이유는 다음과 같습니다. 첫째, GaN에서는 이온 주입과 마그네슘 이온의 저온 어닐링이 어렵습니다. 둘째, GaN의 정공 이동도는 30cm²/Vs에 불과하여 전자 이동도인 2cm²/Vs보다 훨씬 낮습니다.

(4) 게이트 전압: 7V

GaN 프로세스로 인해 GaN 전력 장치의 최대 게이트 전압은 7V로 제한되어 기존 실리콘 드라이버 IC와 호환되지 않습니다.

장치 공정 기술

실리콘 기반 칩과 같은 GaN 전력 장치는 주로 설계, 에피택셜 웨이퍼 성장, 칩 제조 및 패키징 테스트를 포함하는 유사한 제조 공정을 거칩니다.

그림 4: GaN 전력 장치의 일반적인 제조 단계

1. 설계 단계

GaN 장치는 일반적으로 TCAD(Technology Computer-Aided Design) 기술을 사용하여 설계 단계에서 시뮬레이션 및 모델링됩니다. 여기에는 장치의 구조와 매개변수를 시뮬레이션하고 분석하는 작업이 포함됩니다.

2. 에피택셜 웨이퍼 제조 공정

GaN 에피택셜 웨이퍼는 실리콘 기판, 실리콘 카바이드 기판 또는 사파이어 기판에서 성장할 수 있습니다. 비용 및 대량 생산을 고려하여 에피택셜 웨이퍼의 각 층 증착은 일반적으로 MOCVD(금속 유기 화학 기상 증착) 기술을 사용하여 수행됩니다.

그림 5: GaN 에피택셜 웨이퍼 제조 공정

3. 기기 제조공정

아래 그림은 사파이어 기판에 공핍 모드 GaN HEMT(고전자 이동도 트랜지스터) 소자를 제조하는 단순화된 공정 흐름을 보여줍니다. 실리콘 기판에 GaN HEMT 소자를 제조하는 공정 흐름도 이와 유사합니다.

첫 번째 단계에서는 플랫폼형 격리 에칭을 위한 첫 번째 마스크를 사용합니다. 두 번째 단계에서는 두 번째 마스크를 활용하여 소스 및 드레인 영역을 정의합니다. 세 번째 단계에서는 소스와 드레인을 위한 금속 증착이 포함됩니다. 네 번째 단계에서는 소스 및 드레인 금속 영역을 형성하기 위한 유리 증착 및 어닐링이 포함됩니다. 다섯 번째 단계에서는 세 번째 마스크를 사용하여 게이트 영역을 정의합니다. 여섯 번째 단계에서는 게이트용 금속 증착이 포함됩니다. 일곱 번째 단계에서는 게이트 금속을 생성하기 위해 금속 리프트 오프가 수반됩니다. 여덟 번째 단계에서는 패시베이션 및 보호를 위해 질화규소를 증착하는 작업이 포함됩니다. 아홉 번째 단계에서는 네 번째 마스크를 활용하여 소스 및 드레인 영역에 대한 접점을 정의합니다. 열 번째 단계에서는 필드 플레이트를 정의하기 위해 다섯 번째 마스크를 사용합니다. 열한 번째 단계에서는 필드 플레이트를 형성하기 위한 금속 리프트 오프가 포함되고, 열두 번째 단계에서는 패시베이션을 위해 두 번째 실리콘 질화물 층을 증착하는 것이 포함됩니다.

참고: 언급된 특정 단계와 마스크 번호는 사용된 장치 설계 및 제조 공정에 따라 달라질 수 있습니다.

그림 6: 사파이어 기판의 D 모드 GaN HEMT 제조 공정 흐름

4. CP 테스트

CP 테스트에는 주로 실온과 고온 환경에서 다양한 매개변수를 테스트하여 웨이퍼의 결함 있는 칩 다이를 식별하는 작업이 포함됩니다. 이러한 결함이 있는 칩은 염료로 표시되고 추가 포장 공정에서 제외됩니다.

그림 7: CP 테스트(빨간색은 결함이 있는 칩의 위치를 나타냄)

5. 포장

그림 8: 단순화된 포장 단계

계속하려면 ...