Struttura e processo di fabbricazione dei dispositivi al nitruro di gallio (GaN)

3. Riepilogo delle caratteristiche di base

A causa delle differenze strutturali, i dispositivi di potenza GaN hanno caratteristiche diverse rispetto ai dispositivi basati su silicio.

(1) Voltaggio standard: 650 V

La tensione tipica per i dispositivi di alimentazione GaN è 650 V. In molte applicazioni di alimentazione, l'ingresso è collegato alla rete da 220 V CA. Dopo il raddrizzamento, la tensione sul condensatore del bus raggiunge circa 400 V CC. Inoltre, in alcune applicazioni topologiche si verificano picchi di tensione e riflessioni dal lato secondario. Pertanto, 650 V sono diventati un requisito di tensione standard.

(2) Nessun guasto da valanga

I dispositivi di potenza in GaN non subiscono guasti a valanga. Una volta che si verifica un guasto, è permanente, simile al guasto dielettrico nei condensatori. Per un dispositivo da 650 V, se fosse un MOSFET al silicio, la tensione di rottura effettiva è in genere di circa 750 V (con un margine di progettazione del 10%). Tuttavia, i dispositivi in GaN richiedono un margine di progettazione della tensione di rottura più elevato. Un dispositivo da 650 V necessita di una tensione di rottura di almeno 900 V (con un margine di progettazione >10%).

(3) Nessun transistor GaN di tipo p

Nella tecnologia basata sul silicio, esistono NMOS (portatori di elettroni) e PMOS (portatori di lacune), ma attualmente non esistono HEMT in GaN di tipo p. Pertanto, la progettazione dei circuiti integrati analogici/digitali è diversa da quella del silicio. Le ragioni principali della mancanza di transistor in GaN di tipo p sono: in primo luogo, l'impianto ionico e la ricottura a bassa temperatura degli ioni magnesio sono difficili da ottenere su GaN; in secondo luogo, la mobilità delle lacune del GaN è di soli 30 cm²/Vs, molto inferiore alla mobilità degli elettroni di 2 cm²/Vs.

(4) Voltaggio del cancello: 7 V

A causa del processo GaN, la tensione di gate massima per i dispositivi di alimentazione GaN è limitata a 7 V, il che è incompatibile con i circuiti integrati dei driver in silicio esistenti.

Tecnologia di processo del dispositivo

I dispositivi di potenza GaN, come i chip a base di silicio, sono sottoposti a processi di produzione simili, che includono principalmente la progettazione, la crescita del wafer epitassiale, la fabbricazione dei chip e i test sull'imballaggio.

Figura 4: Passaggi di produzione tipici per dispositivi di potenza GaN

1. Fase di progettazione

I dispositivi GaN vengono generalmente simulati e modellati durante la fase di progettazione utilizzando tecniche TCAD (Technology Computer-Aided Design). Ciò comporta la simulazione e l'analisi della struttura e dei parametri del dispositivo.

2. Processo di produzione del wafer epitassiale

I wafer epitassiali GaN possono essere coltivati su substrati di silicio, substrati di carburo di silicio o substrati di zaffiro. Per considerazioni sui costi e sulla produzione di massa, la deposizione di ciascuno strato nel wafer epitassiale viene generalmente eseguita utilizzando la tecnica MOCVD (Metal Organic Chemical Vapor Deposition).

Figura 5: Processo di produzione del wafer epitassiale GaN

3. Processo di produzione del dispositivo

Il flusso di processo semplificato per la fabbricazione di dispositivi HEMT (High Electron Mobility Transistor) in GaN in modalità di svuotamento su substrati di zaffiro è mostrato nella figura seguente. Il flusso di processo per i dispositivi HEMT in GaN su substrati di silicio è simile.

La prima fase prevede l'utilizzo della prima maschera per l'attacco di isolamento di tipo piattaforma. La seconda fase utilizza la seconda maschera per definire le regioni di source e drain. La terza fase prevede la deposizione del metallo per la sorgente e il drenaggio. La quarta fase comprende la deposizione e la ricottura del vetro per formare le regioni metalliche di sorgente e drenaggio. Il quinto passaggio utilizza la terza maschera per definire la regione della porta. La sesta fase prevede la deposizione del metallo per il cancello. Il settimo passaggio prevede il sollevamento del metallo per creare il metallo del cancello. L'ottavo passaggio prevede il deposito di nitruro di silicio per la passivazione e la protezione. La nona fase utilizza la quarta maschera per definire i contatti per le regioni di source e drain. Il decimo passo utilizza la quinta maschera per definire la piastra di campo. L'undicesimo passaggio prevede il distacco del metallo per formare la piastra di campo, mentre il dodicesimo passaggio comporta la deposizione di un secondo strato di nitruro di silicio per la passivazione.

Nota: i passaggi specifici e i numeri di maschera menzionati possono variare a seconda del design del dispositivo e del processo di produzione utilizzato.

Figura 6: Flusso del processo per la fabbricazione di GaN HEMT in modalità D su substrato di zaffiro

4. Test CP

Il test CP prevede principalmente il test di vari parametri sia a temperatura ambiente che in ambienti ad alta temperatura per identificare i chip difettosi sul wafer. Questi chip difettosi vengono poi contrassegnati con un colorante ed esclusi da ulteriori processi di imballaggio.

Figura 7: Test CP (il rosso indica le posizioni dei chip difettosi)

5. Confezione

Figura 8: passaggi di confezionamento semplificati

Continua...