Análisis profundo del chip de radar de segunda generación de TI

El radar montado en el vehículo es uno de los sensores centrales de la conducción asistida avanzada (ADAS) y la conducción no tripulada, y el chip de radar montado en el vehículo es el núcleo del radar montado en el vehículo. Hoy en día, el chip a nivel de vehículo altamente integrado (MMIC+DSP/MCU) proporciona una forma clave para la miniaturización, alta confiabilidad, estabilidad y bajo costo del radar, y su importancia es evidente.

Recientemente, TI Company lanzó oficialmente el chip de radar montado en vehículos de próxima generación, AWR2944, y lanzó el SDK adjunto, mmwave_mcuplus_sdk_04_02_00_01, la caja de herramientas de diseño de referencia, MMWAVE _ Automotive _ Toolbox _ 3 _ 5 _ 0 y la placa de referencia de demostración AWR2944 EVM. . Entonces, ¿qué ajustes y actualizaciones trae esta versión, qué ideas de diseño de productos de chips de radar de TI Company representan y qué impacto puede tener en la industria de radares para vehículos? Hagamos una inmersión profunda.

AWR2944 TI se define como el chip de radar montado en vehículos de segunda generación con alto rendimiento, que actualmente se encuentra en la etapa de Vista previa. Es decir, se pueden proporcionar muestras de chips o placas de demostración que se puedan evaluar y que no se produzcan oficialmente en masa.

AWR2944

Comencemos con un punto clave, Descripción general del dispositivo

AWR2944 sigue siendo el proceso RFCMOS ancestral de 45 nm, que admite la banda de frecuencia de 76-81 GHz con el ancho de banda más alto de 5 GHz. Al mismo tiempo, el chip admite 4Tx4Rx, que es el chip con la mayor cantidad de antenas transceptoras de un solo chip en TI hasta ahora;

En comparación con la serie AWR1xxx anterior, el control de fase se ha mejorado ligeramente a -96 dBc/Hz [76 a 77 GHz] y -95 DBC/Hz [76 a 81 GHz] (ruido de fase a 1 MHz);

Nuevo desfasador del transmisor: DSS integra su propio DSP, pero se cambia su modelo de C674x a C66x. El procesador en MSS se actualiza de ARM R4F a ARM R5F y el acelerador de hardware (HWA) se actualiza a 2.0; La RAM en el chip aumenta a 4 MB.

El módulo de seguridad de hardware (HSM) está integrado por primera vez. El propio HSM se compone principalmente de un núcleo ARM Cortex M4 programable. Además, se agregan soporte de arranque seguro autenticado y cifrado y HWA cifrado al arranque para fortalecer aún más la seguridad del hardware del radar.

En términos de interfaz de comunicación montada en el vehículo, los dos canales CAN están ajustados a CAN-FD y por primera vez se admite Ethernet 100 Mbps RGM II/RMII/MII;

La velocidad de muestreo del ADC es de 37.5 Msps, el número de canales aumenta a 9, el UART aumenta a 4 y se agrega la interfaz CSI2 Rx para la adquisición y reproducción de datos.

El extremo receptor TI abandona la estructura de mezcla ortogonal I/Q comúnmente utilizada en la generación anterior y adopta una estructura de mezcla de canal I (como se muestra a continuación);

Subsistema de recepción (por canal)

La arquitectura del hardware se muestra en la siguiente figura. AWR2944 sigue siendo un diseño de módulo claro, y los diversos ajustes y actualizaciones introducidos anteriormente son básicamente claros de un vistazo. También puse el diagrama de bloques de AWR1843 para su comodidad.

Diagrama de bloques funcionales (AWR2944)

Diagrama de bloques funcionales (AWR1843)

Se puede ver que, como chip de radar de alto rendimiento de segunda generación, el AWR2944 tiene muchos lugares para ajustar y actualizar. Pero, después de todo, la función de los parámetros es sólo superficial y tenemos que observar la lógica profunda detrás de estos ajustes y actualizaciones.

Presenté el radar angular de próxima generación de Conti en (Industria I Radar angular de próxima generación, de SRR600). Es un requisito básico lograr una percepción de alta precisión de objetivos de larga distancia en condiciones de gran FoV, lo que plantea nuevos desafíos para el rendimiento del alcance del radar, el FoV angular, la resolución y la precisión.

En comparación con la generación anterior, el 944 integra un canal de transmisión más para lograr una mayor resolución angular y precisión, y también proporciona soporte a nivel de chip para diseños de disposición de antena más complejos.

Por lo general, la detección a larga distancia se resuelve principalmente mediante el diseño de la antena, que mide más lejos que el haz enfocado y comprime el FoV. Es difícil lograr un alcance de larga distancia bajo la condición de un gran FoV. Una forma es que varias antenas transmitan simultáneamente, por ejemplo, cuatro antenas transmitan simultáneamente, y el haz ancho superpuesto puede medir más lejos en condiciones de FoV amplio. Sin embargo, el problema de la transmisión simultánea es que al receptor le resulta difícil separar de forma fiable los haces superpuestos. 944 adopta un nuevo esquema de separación de canales DDM-MIMO (detallado a continuación), que realiza una separación de canales confiable sobre la base de la transmisión simultánea y básicamente logra una percepción de alta precisión de objetivos de larga distancia bajo la condición de un gran FoV. Y casi todo esto se realiza mediante un acelerador de hardware (DSP interviene solo una pequeña cantidad de cálculo), por lo que TI actualizó HWA a 2.0.

Al mismo tiempo, se aumenta la capacidad de la RAM para equilibrar la sobrecarga de memoria causada por el aumento del número de canales y la complejidad del algoritmo. La adición de una interfaz Ethernet también tiene como objetivo abordar el problema del aumento del volumen de datos, como la nube de puntos de salida del radar.

Entre los chips de primera generación, el 1642 es el primero y el DSP es el núcleo informático absoluto, que se utiliza para casi todas las tareas de procesamiento de señales y datos. Básicamente, MCU solo se usa para configuración, control y administración, que es el posicionamiento básico de ARM MCU por TI. Por lo tanto, el tratamiento de MSS y DSS no está equilibrado, y las palabras exactas de TI son: En la mayoría de los casos de uso, el MSS se define como un dominio de control mientras que el DSS en realidad ejecuta el DPC.

Sin embargo, en la segunda generación, el 2944 líder, el estado del DSP se debilitó y la parte de procesamiento de señales que requería mucho tiempo y mano de obra la realizó básicamente HWA. De hecho, siempre que usted lo desee, HWA realiza todo el enlace de procesamiento de RSP. TI también espera que puedas usar más HWA, por lo que redujo la especificación de DSP. La frecuencia de procesamiento del C66x es de sólo 360 MHz, mucho menor que la de la generación anterior del C67x. Además, ARM se ve reforzado, no sólo para la configuración y el control, sino también para el procesamiento de datos superiores. Por ejemplo, el seguimiento y la clasificación también pueden ser procesados por ARM, que además comparte las tareas de procesamiento de DSP, lo que es la razón del declive de las especificaciones de DSP.

Este tipo de cambio es mixto y hablaremos de ello al final del artículo.

Aunque el ajuste y la actualización del 2944 son ricos, lo que brinda una nueva experiencia de radar, el costo del chip 2944 no aumentará mucho debido a la reducción de las especificaciones DSP y la cantidad de ADC en el esquema de mezcla de un solo canal en el extremo receptor.

Y diseño de referencia de demostración de software. TI proporciona SDK y Toolbox adaptados a 2944.

Toolbox contiene un diseño de referencia 2944 que cumple con los requisitos funcionales de NCAP R79 y admite BSD, FCTA, LCA, etc. La demostración realiza una medición de distancia horizontal FoV ± 80° por debajo de 200 m, resolución angular de 9.5°. Más interesante aún, TI agregó una frase tan interesante en la columna de características del diseño de referencia: Genera confianza en el cliente en las capacidades de los dispositivos de ondas mm. Parece que el radar de ondas milimétricas es todavía relativamente humilde.

AWR2944 EVM

La combinación de EVM y DCA1000 proporciona capacidad de adquisición de datos sin procesar para respaldar el análisis de datos ADC sin procesar.

El conjunto equivalente del diseño MIMO de la antena de la placa de demostración es

Conjunto de antenas virtuales

La banda de frecuencia de la antena cubre de 76 GHz a 81 GHz, con una ganancia de 13 dBi, 3 dB y un nivel de ancho de haz de 3 dB ± 30° de inclinación ± 3°. Nivel de ancho de haz de 6 dB ± 45° de inclinación ± 5°.

Patrón de radiación de elevación

Después de TI SDK 3.x, se diseña un nuevo marco SW y se introducen conceptos como DPC, DPM y DPU, lo que hace que toda la arquitectura del software sea compleja, pero la lógica es clara y los desarrolladores pueden comenzar a desarrollarla rápidamente. El marco no es el tema central de este artículo, por lo que no lo repetiré aquí. Hablemos de la actualización principal DDM-MIMO.

He discutido tecnologías de separación de canales MIMO como FDM, TDM y CDM en (separación de canales MIMO de radar 4D). A diferencia de TDMA, FDMA puede realizar transmisiones simultáneas y determinar el esquema de separación de canales utilizando la relación de mapeo entre la antena del transmisor y la posición de desplazamiento de frecuencia.

Entre ellos, FDM se puede resumir simplemente en la siguiente figura.

(a) Si el desplazamiento de frecuencia entre los canales a separar es un múltiplo de la resolución Doppler, es DDMA;

(b) Si el desplazamiento de frecuencia entre los canales a separar es un múltiplo del ancho de banda de la señal después del dechirp, es RDMA；

(c) Si el desplazamiento de frecuencia entre los canales a separar es un múltiplo de la frecuencia de batido máxima, es BFD;

(d) Si el desplazamiento de frecuencia entre los canales que se van a separar es un múltiplo del ancho de banda del chirrido, es FT-FDMA.

Separación de canales MIMO

Por tanto, DDM puede considerarse como un caso de FDM.

Mapa de rango Doppler (DDM)

TI implementa DDMA de banda vacía, proporciona RangeProc DDMA DPU y Doppler DDMA DPU constituye el módulo central de DDMA. Eché un vistazo breve a la demodulación DDMA implementada por el hardware actual de TI y la finalización general aún está bien. 

Principio DDMA

Se puede ver en la modulación DDMA que DDM-MIMO requiere un alto nivel de desfasador, y la precisión del desfasador TI también necesita una evaluación cuidadosa.

Cadena de procesamiento de ruta de datos de detección de objetos

Sin embargo, DDMA no es una solución fácil. Los problemas potenciales de DDMA incluyen, entre otros,
Calibración de fase Aliasamiento de picos Amplitud desequilibrada

Prueba de demostración 2944

Resumir

Demos un paso más y analicemos qué impacto puede tener el lanzamiento de TI 2944 en la industria de los radares para vehículos.

Si sólo analizamos la competitividad del radar desde el punto de vista técnico, lo más importante está en la antena, el MMIC y el algoritmo. Los fabricantes de chips proporcionan MMIC y los fabricantes de radares establecen gradualmente sus propias barreras debido a las ventajas de las antenas y los algoritmos, y este estado parece cambiar lentamente.

1. El radar de ondas milimétricas está cambiando gradualmente de "diferencia de enlaces de procesamiento de señales" a "diferencia de enlaces de procesamiento de datos", es decir, diferencia de métodos de procesamiento de datos de nubes de puntos. Promueve el uso de TI HWA, solidifica muchos algoritmos avanzados de procesamiento de señales y los usuarios solo necesitan acceder a ellos según sus necesidades. Se están estandarizando los algoritmos de procesamiento de señales y se está construyendo el estándar inferior del radar. Reducir la frecuencia de procesamiento de DSP y aumentar la frecuencia central de ARM no solo puede guiar a los usuarios a fortalecer el uso de HWA disfrazado, sino también ayudar a equilibrar el costo. . TI también dijo:

El bloque Acelerador de hardware (HWA 2.0) complementa DSS y MSS al descargar el procesamiento de radar común, como FFT, tasa constante de falsas alarmas (CFAR), escalado y compresión. Esto ahorra MIPS en DSS y MSS, abriendo recursos para aplicaciones personalizadas y algoritmos de nivel superior.

El campo de batalla de los fabricantes de radares está cambiando gradualmente hacia el procesamiento de datos, incluido el seguimiento, la clasificación de objetivos, la comprensión de la escena, la IA de borde, la fusión de datos, etc.

2. Siempre pienso que el procesamiento de señales es la parte más fascinante del radar de ondas milimétricas. Sin duda, tal medida conducirá a un control más débil de todos los enlaces intermedios, desde la salida de datos sin procesar del ADC hasta la salida de datos de la nube de puntos del radar por parte de los fabricantes de radar. Menor flexibilidad de la capa RSP. Reducirá aún más el umbral de la tecnología de radar y romperá algunas barreras técnicas de los fabricantes de radares originales. Se puede ver que los proveedores de chips tendrán cada vez mayor influencia sobre los fabricantes de radares, y la estrategia de "igualdad de derechos" en el nivel superior de los fabricantes de chips reducirá aún más las diferencias de productos entre los fabricantes de radares, que seguramente entrarán en precios bajos. competencia.

En cuanto a la dirección de actualización del radar de seguimiento, creo que la parte de procesamiento de señales se diluirá parcialmente bajo la influencia de los fabricantes de chips y aún será reforzada por HWA, y la parte RSP puede eventualmente convertirse en un producto estándar. ¿Qué tipo de aplicación necesitas? Simplemente configure los registros y la competencia puede concentrarse cada vez más en el procesamiento de datos superior. También es posible integrar el nuevo AI Engine. Hasta cierto punto, el radar de ondas milimétricas se parecerá cada vez más al radar láser, excepto en la banda de frecuencia.