3. Samenvatting van basiskenmerken

Vanwege structurele verschillen hebben GaN-vermogensapparaten andere kenmerken dan apparaten op siliciumbasis.

(1) Standaardspanning: 650 V

De typische spanning voor GaN-voedingsapparaten is 650 V. Bij veel voedingstoepassingen wordt de ingang aangesloten op het 220V AC-net. Na gelijkrichting bereikt de spanning op de buscondensator ongeveer 400V DC. Bovendien zijn er bij bepaalde topologietoepassingen spanningspieken en reflectie vanaf de secundaire zijde. Daarom is 650V een standaard spanningsvereiste geworden.

(2) Geen lawine-uitval

Apparaten met GaN-voeding ondervinden geen lawinedoorslag. Zodra een doorslag optreedt, is deze permanent, vergelijkbaar met diëlektrische doorslag in condensatoren. Voor een 650V-apparaat, als het een silicium-MOSFET betreft, ligt de werkelijke doorslagspanning doorgaans rond de 750 V (met een ontwerpmarge van 10%). GaN-apparaten vereisen echter een hogere ontwerpmarge voor de doorslagspanning. Een 650V-apparaat heeft een doorslagspanning van minimaal 900 V nodig (met een ontwerpmarge van >10%).

(3) Geen p-type GaN-transistoren

In siliciumtechnologie bestaan NMOS (elektronendrager) en PMOS (gatendrager), maar momenteel zijn er geen p-type GaN HEMT's. Het ontwerp van analoge/digitale IC's verschilt daarom van dat van silicium. De belangrijkste redenen voor het gebrek aan p-type GaN-transistoren zijn: ten eerste zijn ionenimplantatie en lagetemperatuuruitgloeiing van magnesiumionen moeilijk te realiseren op GaN; ten tweede is de gatmobiliteit van GaN slechts 30 cm²/Vs, veel lager dan de elektronenmobiliteit van 2 cm²/Vs.

(4) Poortspanning: 7V

Vanwege het GaN-proces is de maximale poortspanning voor GaN-vermogensapparaten beperkt tot 7 V, wat incompatibel is met bestaande silicium driver-IC's.

Apparaatprocestechnologie

GaN-energieapparaten, zoals op silicium gebaseerde chips, ondergaan vergelijkbare productieprocessen, die voornamelijk ontwerp, epitaxiale wafergroei, chipfabricage en verpakkingstests omvatten.

Figuur 4: Typische productiestappen voor GaN-voedingsapparaten

1. Ontwerpfase

GaN-apparaten worden doorgaans tijdens de ontwerpfase gesimuleerd en gemodelleerd met behulp van TCAD-technieken (Technology Computer-Aided Design). Dit omvat het simuleren en analyseren van de structuur en parameters van het apparaat.

2. Productieproces van epitaxiale wafels

GaN epitaxiale wafels kunnen worden gekweekt op siliciumsubstraten, siliciumcarbidesubstraten of saffiersubstraten. Uit kosten- en massaproductieoverwegingen wordt de afzetting van elke laag in de epitaxiale wafer doorgaans uitgevoerd met behulp van de MOCVD-techniek (Metal Organic Chemical Vapour Deposition).

Figuur 5: Productieproces van GaN epitaxiale wafer

3. Productieproces van apparaten

De vereenvoudigde processtroom voor de fabricage van GaN HEMT-depletie-apparaten (High Electron Mobility Transistor) op saffiersubstraten wordt weergegeven in de onderstaande afbeelding. De processtroom voor GaN HEMT-apparaten op siliciumsubstraten is vergelijkbaar.

De eerste stap omvat het gebruik van het eerste masker voor isolatie-etsen van het platformtype. De tweede stap maakt gebruik van het tweede masker om de source- en draingebieden te definiëren. De derde stap betreft de afzetting van metaal voor de bron en afvoer. De vierde stap omvat het afzetten en uitgloeien van glas om de bron- en afvoermetaalgebieden te vormen. De vijfde stap gebruikt het derde masker om het poortgebied te definiëren. De zesde stap omvat de afzetting van metaal voor de poort. De zevende stap omvat het optillen van het metaal om het poortmetaal te creëren. De achtste stap omvat het afzetten van siliciumnitride voor passivering en bescherming. De negende stap maakt gebruik van het vierde masker om de contacten voor de source- en draingebieden te definiëren. Bij de tiende stap wordt het vijfde masker gebruikt om de veldplaat te definiëren. De elfde stap omvat het losmaken van metaal om de veldplaat te vormen, en de twaalfde stap omvat het afzetten van een tweede laag siliciumnitride voor passivatie.

Opmerking: De genoemde specifieke stappen en maskernummers kunnen variëren, afhankelijk van het apparaatontwerp en het gebruikte productieproces.

Figuur 6: Processtroom voor D-modus GaN HEMT-fabricage op saffiersubstraat

4. CP-testen

CP-testen omvatten voornamelijk het testen van verschillende parameters in zowel kamertemperatuur als hoge temperatuuromgevingen om defecte chipdies op de wafer te identificeren. Deze defecte chips worden vervolgens gemarkeerd met een kleurstof en uitgesloten van verdere verpakkingsprocessen.

Figuur 7: CP-testen (rood geeft de locatie van defecte chips aan)

5. Packaging

Figuur 8: Vereenvoudigde verpakkingsstappen

Wordt vervolgd...