3. Podsumowanie podstawowych cech

Ze względu na różnice strukturalne urządzenia zasilające GaN mają inną charakterystykę w porównaniu z urządzeniami opartymi na krzemie.

(1) Napięcie standardowe: 650 V

Typowe napięcie dla urządzeń zasilających GaN wynosi 650 V. W wielu zastosowaniach związanych z zasilaniem wejście jest podłączone do sieci 220 V AC. Po wyprostowaniu napięcie na kondensatorze magistrali osiąga około 400 V prądu stałego. Ponadto w niektórych zastosowaniach topologicznych występują skoki napięcia i odbicia od strony wtórnej. Dlatego napięcie 650 V stało się standardowym wymaganiem dotyczącym napięcia.

(2) Brak awarii lawinowej

Urządzenia zasilające GaN nie ulegają przebiciu lawinowemu. Po wystąpieniu przebicia jest ono trwałe, podobnie jak przebicie dielektryczne w kondensatorach. W przypadku urządzenia o napięciu 650 V, gdyby był to krzemowy tranzystor MOSFET, rzeczywiste napięcie przebicia wynosi zazwyczaj około 750 V (z marginesem projektowym 10%). Jednak urządzenia GaN wymagają wyższego marginesu projektowego napięcia przebicia. Urządzenie o napięciu 650 V wymaga napięcia przebicia co najmniej 900 V (z marginesem projektowym >10%).

(3) Brak tranzystorów GaN typu p

W technologii krzemowej istnieją NMOS (nośniki elektronów) i PMOS (nośniki dziur), ale obecnie nie ma tranzystorów HEMT GaN typu p. Dlatego konstrukcja analogowo-cyfrowych układów scalonych różni się od krzemowej. Główne przyczyny braku tranzystorów GaN typu p to: po pierwsze, implantacja jonów i niskotemperaturowe wyżarzanie jonów magnezu są trudne do osiągnięcia w GaN; po drugie, ruchliwość dziur w GaN wynosi zaledwie 30 cm²/Vs, znacznie mniej niż ruchliwość elektronów wynosząca 2 cm²/Vs.

(4) Napięcie bramki: 7 V

Ze względu na proces GaN maksymalne napięcie bramki dla urządzeń zasilających GaN jest ograniczone do 7 V, co jest niezgodne z istniejącymi krzemowymi układami scalonymi sterowników.

Technologia procesowa urządzenia

Urządzenia zasilające GaN, takie jak chipy na bazie krzemu, przechodzą podobne procesy produkcyjne, które obejmują głównie projektowanie, epitaksjalny wzrost płytek, wytwarzanie chipów i testowanie opakowań.

Rysunek 4: Typowe etapy produkcji urządzeń zasilających GaN

1. Faza projektowania

Urządzenia GaN są zazwyczaj symulowane i modelowane na etapie projektowania przy użyciu technik TCAD (Technology Computer-Aided Design). Polega to na symulacji i analizie struktury oraz parametrów urządzenia.

2. Proces wytwarzania płytek epitaksjalnych

Płytki epitaksjalne GaN można hodować na podłożach krzemowych, podłożach z węglika krzemu lub podłożach szafirowych. Ze względu na koszty i produkcję masową osadzanie każdej warstwy w płytce epitaksjalnej zwykle przeprowadza się przy użyciu techniki MOCVD (metalowo-organiczne chemiczne osadzanie z fazy gazowej).

Rysunek 5: Proces wytwarzania płytki epitaksjalnej GaN

3. Proces wytwarzania urządzenia

Uproszczony schemat procesu wytwarzania tranzystorów GaN HEMT (High Electron Mobility Transistor) z trybem zubożenia na podłożach szafirowych przedstawiono na poniższym rysunku. Schemat procesu wytwarzania tranzystorów GaN HEMT na podłożach krzemowych jest podobny.

Pierwszy etap polega na zastosowaniu pierwszej maski do trawienia izolacyjnego typu platformowego. W drugim etapie druga maska służy do zdefiniowania obszarów źródła i drenu. Trzeci etap obejmuje osadzanie metalu w źródle i drenie. Czwarty etap obejmuje osadzanie szkła i wyżarzanie w celu utworzenia obszarów metalu źródłowego i drenażowego. W piątym kroku trzecia maska służy do zdefiniowania obszaru bramki. Szósty etap polega na osadzeniu metalu na bramę. Siódmy krok polega na podniesieniu metalu w celu utworzenia metalowej bramy. Ósmy etap polega na osadzeniu azotku krzemu w celu pasywacji i ochrony. W dziewiątym kroku czwarta maska służy do zdefiniowania styków obszarów źródła i drenu. Dziesiąty krok wykorzystuje piątą maskę do zdefiniowania płyty polowej. Jedenasty etap polega na oderwaniu metalu w celu uformowania płyty polowej, a dwunasty etap polega na osadzeniu drugiej warstwy azotku krzemu w celu pasywacji.

Uwaga: wymienione konkretne kroki i numery masek mogą się różnić w zależności od konstrukcji urządzenia i zastosowanego procesu produkcyjnego.

Rysunek 6: Przebieg procesu wytwarzania GaN HEMT w trybie D na podłożu szafirowym

4. Testowanie CP

Testowanie CP polega głównie na testowaniu różnych parametrów zarówno w temperaturze pokojowej, jak i w środowiskach o wysokiej temperaturze, aby zidentyfikować wadliwe matryce chipowe na płytce. Te wadliwe chipsy są następnie znakowane barwnikiem i wykluczane z dalszych procesów pakowania.

Rysunek 7: Testowanie CP (kolor czerwony wskazuje lokalizacje uszkodzonych chipów)

5. Opakowanie

Rysunek 8: Uproszczone etapy pakowania

Ciąg dalszy nastąpi...