گاڑیوں میں نصب ریڈار ایڈوانسڈ اسسٹڈ ڈرائیونگ (ADAS) اور بغیر پائلٹ کے ڈرائیونگ کے بنیادی سینسروں میں سے ایک ہے، اور گاڑی میں نصب ریڈار چپ گاڑی میں نصب ریڈار کا مرکز ہے۔ آج کل، ہائی انٹیگریٹڈ (MMIC+DSP/MCU) گاڑی کی سطح کی چپ مائنیچرائزیشن، اعلی وشوسنییتا، استحکام اور ریڈار کی کم قیمت کے لیے ایک کلیدی طریقہ فراہم کرتی ہے، اور اس کی اہمیت خود واضح ہے۔

حال ہی میں، TI کمپنی نے باضابطہ طور پر اگلی نسل کی گاڑیوں میں نصب ریڈار چپ، AWR2944 کو لانچ کیا، اور اس کے ساتھ SDK، mmwave_mcuplus_sdk_04_02_00_01، حوالہ ڈیزائن ٹول باکس، MMWAVE _ آٹوموٹو _ ٹول باکس، AWR3 ری بورڈ اور ڈی ڈبلیو 5 ری بورڈ ایم . تو اس ریلیز سے کیا ایڈجسٹمنٹ اور اپ گریڈ ہوتے ہیں، TI کمپنی کے کون سے ریڈار چپ پروڈکٹ ڈیزائن آئیڈیاز کی نمائندگی کرتے ہیں، اور گاڑیوں کی ریڈار انڈسٹری پر اس کا کیا اثر ہو سکتا ہے؟ آئیے ایک گہرا غوطہ لگائیں۔

AWR2944 TI اعلی کارکردگی کے ساتھ دوسری نسل کی گاڑی میں نصب ریڈار چپ کے طور پر بیان کیا گیا ہے، جو فی الحال پیش نظارہ کے مرحلے میں ہے۔ کہنے کا مطلب یہ ہے کہ چپ کے نمونے یا ڈیمو بورڈز فراہم کیے جاسکتے ہیں جن کا اندازہ لگایا جاسکتا ہے، جو سرکاری طور پر بڑے پیمانے پر تیار نہیں ہوتے ہیں۔

AWR2944

آئیے ایک اہم نکتہ کے ساتھ شروع کرتے ہیں، ڈیوائس کا جائزہ

AWR2944 اب بھی آبائی 45nm RFCMOS عمل ہے، جو 76GHz کی اعلی ترین بینڈوتھ کے ساتھ 81-5GHz فریکوئنسی بینڈ کو سپورٹ کرتا ہے۔ ایک ہی وقت میں، چپ 4Tx4Rx کو سپورٹ کرتی ہے، جو اب تک TI میں سنگل چپ ٹرانسیور اینٹینا کی سب سے بڑی تعداد والی چپ ہے۔

پچھلی AWR1xxx سیریز کے مقابلے میں، فیز کنٹرول کو قدرے بہتر کر کے -96 dBc/Hz [76 سے 77 GHz] اور -95 DBC/Hz [76 to 81 GHz] (فیز شور @ 1 MHz) کر دیا گیا ہے۔

نیا ٹرانسمیٹر فیز شفٹر: ڈی ایس ایس اپنے ڈی ایس پی کو مربوط کرتا ہے، لیکن اس کا ماڈل C674x سے C66x میں تبدیل ہو جاتا ہے۔ MSS میں پروسیسر کو ARM R4F سے ARM R5F میں اپ گریڈ کیا گیا ہے، اور ہارڈویئر ایکسلریٹر (HWA) کو 2.0 میں اپ گریڈ کیا گیا ہے۔ آن چپ ریم کو 4MB تک بڑھا دیا گیا ہے۔

ہارڈ ویئر سیکورٹی ماڈیول (HSM) پہلی بار مربوط کیا گیا ہے۔ HSM خود بنیادی طور پر قابل پروگرام ARM Cortex M4 کور پر مشتمل ہے۔ اس کے علاوہ، محفوظ تصدیق شدہ اور خفیہ کردہ بوٹ سپورٹ اور انکرپٹڈ HWA کو بوٹ میں شامل کیا جاتا ہے تاکہ ریڈار ہارڈویئر کی سیکیورٹی کو مزید مضبوط کیا جا سکے۔

گاڑی میں نصب کمیونیکیشن انٹرفیس کے لحاظ سے، تمام دو CAN چینلز کو CAN-FD میں ایڈجسٹ کیا گیا ہے، اور 100 Mbps RGM II/RMII/MII ایتھرنیٹ پہلی بار سپورٹ کیا گیا ہے۔

ADC سیمپلنگ کی شرح 37.5Msps ہے، چینلز کی تعداد بڑھا کر 9 کر دی گئی ہے، UART کو بڑھا کر 4 کر دیا گیا ہے، اور ڈیٹا کے حصول اور پلے بیک کے لیے CSI2 Rx انٹرفیس شامل کیا گیا ہے۔

حاصل کرنے والا اختتام TI عام طور پر پچھلی نسل میں استعمال ہونے والے I/Q آرتھوگونل مکسنگ ڈھانچے کو چھوڑ دیتا ہے، اور I-چینل مکسنگ ڈھانچہ اپناتا ہے (جیسا کہ نیچے دکھایا گیا ہے)؛

سب سسٹم وصول کریں (فی چینل)

ہارڈویئر فن تعمیر کو مندرجہ ذیل شکل میں دکھایا گیا ہے۔ AWR2944 اب بھی ایک واضح ماڈیول ڈیزائن ہے، اور پہلے متعارف کرائے گئے مختلف ایڈجسٹمنٹ اور اپ گریڈ بنیادی طور پر ایک نظر میں واضح ہیں۔ میں آپ کی سہولت کے لیے AWR1843 کا بلاک ڈایاگرام بھی رکھتا ہوں۔

فنکشنل بلاک ڈایاگرام (AWR2944)

فنکشنل بلاک ڈایاگرام (AWR1843)

یہ دیکھا جا سکتا ہے کہ، دوسری نسل کے اعلیٰ کارکردگی والے ریڈار چپ کے طور پر، AWR2944 میں ایڈجسٹ اور اپ گریڈ کرنے کے لیے بہت ساری جگہیں ہیں۔ لیکن پیرامیٹرز کا کام صرف سطحی ہے، اور ہمیں ان ایڈجسٹمنٹ اور اپ گریڈ کے پیچھے گہری منطق کو دیکھنا ہوگا۔

میں نے کونٹی کا اگلی نسل کا کونیی ریڈار متعارف کرایا (انڈسٹری I نیکسٹ جنریشن اینگولر ریڈار- SRR600 سے)۔ بڑے ایف او وی کی حالت میں طویل فاصلے کے اہداف کے بارے میں اعلیٰ درستگی کا ادراک حاصل کرنا ایک بنیادی ضرورت ہے، جو ریڈار رینجنگ کارکردگی، کونیی ایف او وی، ریزولوشن اور درستگی کے لیے نئے چیلنجز پیش کرتا ہے۔

پچھلی نسل کے مقابلے میں، 944 اعلی زاویہ ریزولوشن اور درستگی حاصل کرنے کے لیے ایک اور ٹرانسمیشن چینل کو مربوط کرتا ہے، اور زیادہ پیچیدہ اینٹینا لے آؤٹ ڈیزائنز کے لیے چپ سطح کی مدد بھی فراہم کرتا ہے۔

عام طور پر، لمبی دوری کی سینسنگ بنیادی طور پر اینٹینا ڈیزائن کے ذریعے حل کی جاتی ہے، جو فوکسڈ بیم سے زیادہ دور کی پیمائش کرتا ہے اور ایف او وی کو کمپریس کرتا ہے۔ بڑے ایف او وی کی حالت میں لمبی دوری کو حاصل کرنا مشکل ہے۔ ایک طریقہ یہ ہے کہ ایک سے زیادہ اینٹینا ایک ساتھ منتقل ہوتے ہیں، مثال کے طور پر، چار اینٹینا ایک ساتھ منتقل ہوتے ہیں، اور سپر امپوزڈ چوڑی بیم وسیع FoV کی حالت میں آگے کی پیمائش کر سکتی ہے۔ تاہم، بیک وقت ٹرانسمیشن کا مسئلہ یہ ہے کہ وصول کنندہ کے لیے سپر امپوزڈ بیم کو قابل اعتماد طریقے سے الگ کرنا مشکل ہے۔ 944 ایک بالکل نئی DDM-MIMO چینل علیحدگی کی اسکیم کو اپناتا ہے (ذیل میں تفصیل سے)، جو بیک وقت ٹرانسمیشن کی بنیاد پر قابل اعتماد چینل علیحدگی کا احساس کرتی ہے، اور بنیادی طور پر بڑے FoV کی حالت میں طویل فاصلے کے اہداف کے بارے میں اعلیٰ درستگی کا ادراک کرتی ہے۔ اور تقریباً یہ سب ہارڈویئر ایکسلریٹر کے ذریعے محسوس کیا جاتا ہے (ڈی ایس پی کی طرف سے صرف ایک چھوٹی سی حساب کی مداخلت ہوتی ہے)، اس لیے TI نے HWA کو 2.0 میں اپ گریڈ کر دیا۔

ایک ہی وقت میں، چینل نمبر اور الگورتھم کی پیچیدگی کی وجہ سے میموری اوور ہیڈ کو متوازن کرنے کے لیے RAM کی صلاحیت میں اضافہ کیا جاتا ہے۔ ایتھرنیٹ انٹرفیس کا اضافہ ڈیٹا کے حجم میں اضافے جیسے ریڈار آؤٹ پٹ پوائنٹ کلاؤڈ کے مسئلے سے نمٹنے کے لیے بھی ہے۔

پہلی نسل کے چپس میں، 1642 پہلا ہے، اور ڈی ایس پی مطلق کمپیوٹنگ کور ہے، جو تقریباً تمام سگنل پروسیسنگ اور ڈیٹا پروسیسنگ کے کاموں کے لیے استعمال ہوتا ہے۔ MCU بنیادی طور پر صرف ترتیب، کنٹرول اور انتظام کے لیے استعمال ہوتا ہے، جو TI کے ذریعے ARM MCU کی بنیادی پوزیشننگ ہے۔ لہذا، MSS اور DSS کا علاج متوازن نہیں ہے، اور TI کے صحیح الفاظ یہ ہیں: زیادہ تر استعمال کے معاملات میں MSS کو کنٹرول ڈومین کے طور پر بیان کیا جاتا ہے جبکہ DSS دراصل DPC کو انجام دیتا ہے۔

تاہم، دوسری نسل میں، سرکردہ 2944، ڈی ایس پی کی حیثیت کو کمزور کر دیا گیا تھا، اور وقت گزارنے اور محنت کرنے والے سگنل پروسیسنگ کا حصہ بنیادی طور پر HWA کے ذریعہ کیا گیا تھا۔ درحقیقت، جب تک آپ راضی ہوں، پورا RSP پروسیسنگ لنک HWA کے ذریعے حاصل کیا جاتا ہے۔ TI کو یہ بھی امید ہے کہ آپ HWA زیادہ استعمال کر سکتے ہیں، لہذا اس نے DSP کی تفصیلات کو کم کر دیا۔ C66x کی پروسیسنگ فریکوئنسی صرف 360MHz ہے، جو کہ پچھلی جنریشن C67x کی نسبت بہت کم ہے۔ مزید برآں، ARM نہ صرف ترتیب اور کنٹرول کے لیے بلکہ اوپری ڈیٹا پروسیسنگ کے لیے بھی مضبوط ہوتا ہے۔ مثال کے طور پر، ARM کے ذریعے ٹریکنگ اور درجہ بندی پر بھی کارروائی کی جا سکتی ہے، جو DSP کے پروسیسنگ کے کاموں کو مزید شیئر کرتا ہے، جو DSP کی وضاحتوں میں کمی کی وجہ ہے۔

اس قسم کی تبدیلی مخلوط ہے، اور ہم مضمون کے آخر میں اس کے بارے میں بات کریں گے۔

اگرچہ 2944 کی ایڈجسٹمنٹ اور اپ گریڈ بہت زیادہ ہے، جو ایک نیا ریڈار تجربہ لاتا ہے، 2944 چپ کی لاگت ڈی ایس پی کی وضاحتیں اور وصول کرنے والے اختتام پر سنگل چینل مکسنگ اسکیم میں ADC کی تعداد میں کمی کی وجہ سے زیادہ نہیں بڑھے گی۔

اور سافٹ ویئر ڈیمو ریفرنس ڈیزائن۔ TI 2944 کے مطابق SDK اور ٹول باکس فراہم کرتا ہے۔

ٹول باکس 2944 ریفرنس ڈیزائن پر مشتمل ہے جو NCAP R79 کی فنکشنل ضروریات کو پورا کرتا ہے، اور BSD، FCTA، LCA، وغیرہ کو سپورٹ کرتا ہے۔ ڈیمو افقی FoV ± 80° فاصلہ کی پیمائش 200m کے تحت، 9.5° کی کونیی ریزولیوشن کا احساس کرتا ہے۔ مزید دلچسپ بات یہ ہے کہ TI نے حوالہ ڈیزائن کے فیچر کالم میں ایک ایسا دلچسپ جملہ شامل کیا ہے: mm wave ڈیوائس کی صلاحیتوں پر صارفین کا اعتماد پیدا کرتا ہے۔ ایسا لگتا ہے کہ ملی میٹر لہر ریڈار اب بھی نسبتاً شائستہ ہے۔

AWR2944 EVM

EVM اور DCA1000 کا امتزاج خام ADC ڈیٹا کے تجزیے میں مدد کے لیے خام ڈیٹا کے حصول کی صلاحیت فراہم کرتا ہے۔

ڈیمو بورڈ اینٹینا کے MIMO لے آؤٹ کی مساوی صف ہے۔

ورچوئل اینٹینا صف

اینٹینا فریکوئنسی بینڈ 76GHz سے 81GHz پر محیط ہے، جس میں 13dBi، 3dB بیم کی چوڑائی کی سطح 3 dB ± 30° پچ ± 3° 6dB بیم چوڑائی کی سطح ± 45° پچ ± 5° ہے۔

ایلیویشن ریڈی ایشن پیٹرن

TI SDK 3.x کے بعد، ایک بالکل نیا SW فریم ورک ڈیزائن کیا گیا ہے، اور DPC، DPM اور DPU جیسے تصورات متعارف کرائے گئے ہیں، جو پورے سافٹ ویئر کے فن تعمیر کو پیچیدہ بنا دیتے ہیں لیکن منطق واضح ہے، اور ڈویلپر اسے تیزی سے تیار کرنا شروع کر سکتے ہیں۔ فریم ورک اس مضمون کا مرکز نہیں ہے، اس لیے میں اسے یہاں نہیں دہراؤں گا۔ آئیے بنیادی اپ گریڈ DDM-MIMO کے بارے میں بات کرتے ہیں۔

میں نے MIMO چینل سیپریشن ٹیکنالوجیز جیسے FDM، TDM اور CDM ان (4D ریڈار کا MIMO چینل سیپریشن) پر تبادلہ خیال کیا ہے۔ TDMA سے مختلف، FDMA بیک وقت ٹرانسمیشن کا احساس کر سکتا ہے، اور ٹرانسمیٹر اینٹینا اور فریکوئنسی آفسیٹ پوزیشن کے درمیان میپنگ ریلیشن شپ کا استعمال کرتے ہوئے چینل کی علیحدگی کی اسکیم کا تعین کر سکتا ہے۔

ان میں سے، FDM کا خلاصہ درج ذیل اعداد و شمار سے کیا جا سکتا ہے۔

(a) اگر الگ کیے جانے والے چینلز کے درمیان فریکوئنسی آف سیٹ ڈوپلر ریزولوشن کا ملٹیپل ہے، تو یہ DDMA ہے۔

(b) اگر الگ کیے جانے والے چینلز کے درمیان فریکوئنسی آف سیٹ ڈیچرپ کے بعد سگنل بینڈوتھ کا ایک ملٹیپل ہے، تو یہ RDMA ہے；

(c) اگر الگ کیے جانے والے چینلز کے درمیان فریکوئنسی آف سیٹ زیادہ سے زیادہ بیٹ فریکوئنسی کا ملٹیپل ہے، تو یہ BFD ہے۔

(d) اگر الگ کیے جانے والے چینلز کے درمیان آف سیٹ فریکوئنسی chirp بینڈوتھ کا ملٹیپل ہے، تو یہ FT-FDMA ہے۔

MIMO چینل کی علیحدگی

لہذا، DDM کو FDM کا معاملہ سمجھا جا سکتا ہے۔

رینج ڈوپلر نقشہ (DDM)

TI خالی بینڈ DDMA کو نافذ کرتا ہے، RangeProc DDMA DPU فراہم کرتا ہے، اور Doppler DDMA DPU DDMA کا بنیادی ماڈیول تشکیل دیتا ہے۔ میرے پاس TI کے موجودہ ہارڈ ویئر کے ذریعے لاگو کردہ DDMA Demodulation پر ایک مختصر نظر ہے، اور مجموعی طور پر تکمیل ابھی بھی ٹھیک ہے۔ 

DDMA اصول

DDMA ماڈیولیشن سے یہ دیکھا جا سکتا ہے کہ DDM-MIMO کو اعلیٰ سطح کے فیز شفٹر کی ضرورت ہوتی ہے، اور TI فیز شفٹر کی درستگی کو بھی احتیاط سے جانچنے کی ضرورت ہوتی ہے۔

آبجیکٹ ڈیٹیکشن ڈیٹا پاتھ پروسیسنگ چین

تاہم، DDMA ایک آسان حل نہیں ہے۔ DDMA کے ممکنہ مسائل میں شامل ہیں، لیکن ان تک محدود نہیں،
فیز انشانکن چوٹی غیر متوازن طول و عرض

2944 ڈیمو ٹیسٹ

مختصر

آئیے ایک اور قدم اٹھاتے ہیں اور تجزیہ کرتے ہیں کہ TI 2944 کی رہائی کا گاڑیوں کی ریڈار انڈسٹری پر کیا اثر پڑ سکتا ہے۔

اگر ہم صرف تکنیکی نقطہ نظر سے ریڈار کی مسابقت کا تجزیہ کریں تو سب سے اہم چیز اینٹینا، ایم ایم آئی سی اور الگورتھم میں ہے۔ چپ بنانے والے MMIC فراہم کرتے ہیں، اور ریڈار مینوفیکچررز اینٹینا اور الگورتھم کے فوائد کی وجہ سے آہستہ آہستہ اپنی رکاوٹیں قائم کرتے ہیں، اور یہ حالت آہستہ آہستہ تبدیل ہوتی نظر آتی ہے۔

1. ملی میٹر ویو ریڈار آہستہ آہستہ "سگنل پروسیسنگ لنکس کے فرق" سے "ڈیٹا پروسیسنگ لنکس کے فرق" میں تبدیل ہو رہا ہے، یعنی پوائنٹ کلاؤڈ ڈیٹا پروسیسنگ طریقوں کا فرق۔ یہ TI HWA کے استعمال کی وکالت کرتا ہے، بہت سے جدید سگنل پروسیسنگ الگورتھم کو مضبوط کرتا ہے، اور صارفین کو صرف اپنی ضروریات کے مطابق ان تک رسائی کی ضرورت ہوتی ہے۔ سگنل پروسیسنگ الگورتھم کو معیاری بنایا جا رہا ہے، اور ریڈار کے نیچے کا معیار بنایا گیا ہے۔ DSP کی پروسیسنگ فریکوئنسی کو کم کرنا اور ARM کی بنیادی فریکوئنسی کو بڑھانا نہ صرف صارفین کو HWA کے بھیس میں استعمال کو مضبوط بنانے میں رہنمائی کر سکتا ہے، بلکہ لاگت کو متوازن کرنے میں بھی مدد کر سکتا ہے۔ . TI نے یہ بھی کہا:

ہارڈ ویئر ایکسلریٹر بلاک (HWA 2.0) عام ریڈار پروسیسنگ جیسے FFT، کانسٹنٹ فالس الارم ریٹ (CFAR)، اسکیلنگ، اور کمپریشن کو آف لوڈ کرکے DSS اور MSS کی تکمیل کرتا ہے۔ یہ DSS اور MSS پر MIPS کو بچاتا ہے، اپنی مرضی کی ایپلی کیشنز اور اعلی سطحی الگورتھم کے لیے وسائل کھولتا ہے۔

ریڈار مینوفیکچررز کا میدانِ جنگ آہستہ آہستہ ڈیٹا پروسیسنگ میں تبدیل ہو رہا ہے، جس میں ٹریکنگ، ہدف کی درجہ بندی، منظر کی سمجھ، ایج اے آئی، ڈیٹا فیوژن وغیرہ شامل ہیں۔

2. میں ہمیشہ سوچتا ہوں کہ سگنل پروسیسنگ ملی میٹر لہر ریڈار کا سب سے دلچسپ حصہ ہے۔ اس طرح کا اقدام بلاشبہ ریڈار مینوفیکچررز کے ذریعہ ADC خام ڈیٹا آؤٹ پٹ سے ریڈار پوائنٹ کلاؤڈ ڈیٹا آؤٹ پٹ تک تمام انٹرمیڈیٹ لنکس کے کمزور کنٹرول کا باعث بنے گا۔ RSP پرت کی کم لچک۔ یہ ریڈار ٹیکنالوجی کی حد کو مزید کم کرے گا اور اصل ریڈار مینوفیکچررز کی کچھ تکنیکی رکاوٹوں کو توڑ دے گا۔ یہ دیکھا جا سکتا ہے کہ چپ فراہم کرنے والوں کا ریڈار مینوفیکچررز پر زیادہ اور زیادہ اثر پڑے گا، اور چپ مینوفیکچررز کی اعلیٰ سطح پر "برابر حقوق" کی حکمت عملی ریڈار مینوفیکچررز کے درمیان مصنوعات کے فرق کو مزید کم کر دے گی، جو کہ کم قیمت میں داخل ہونے کا پابند ہے۔ مقابلہ

جہاں تک فالو اپ ریڈار کی اپ گریڈ سمت کا تعلق ہے، میں سمجھتا ہوں کہ چپ مینوفیکچررز کے زیر اثر سگنل پروسیسنگ کا حصہ جزوی طور پر کمزور ہو جائے گا، اور پھر بھی HWA کے ذریعے اسے مضبوط کیا جائے گا، اور RSP حصہ بالآخر ایک معیاری پروڈکٹ ہو سکتا ہے۔ آپ کو کس قسم کی درخواست کی ضرورت ہے؟ بس رجسٹروں کو ترتیب دیں، اور مقابلہ اوپری ڈیٹا پروسیسنگ پر زیادہ سے زیادہ مرکوز ہو سکتا ہے۔ بالکل نئے AI انجن کو مربوط کرنا بھی ممکن ہے۔ کسی حد تک، ملی میٹر ویو ریڈار زیادہ سے زیادہ لیزر ریڈار جیسا ہو گا سوائے فریکوئنسی بینڈ کے۔