hotline
columnist
columnist
Hoe kunnen we een 5nm-chip produceren zonder een EUV-lithografiemachine?
2024-07-01
3102
Het is waar dat diep-ultraviolette (DUV) lithografiemachines, die al meer dan twintig jaar bestaan, nog steeds in gebruik zijn en zich verder ontwikkelen. Het gebruik van immersie DUV-lithografie in combinatie met multi-patterning-technieken maakt het volledig haalbaar om 20 nm-chips te produceren, en mogelijk zelfs 5 nm onder extreme kosten-geen-object-scenario's.
Het toepassen van dergelijke methoden brengt uiteraard hoge kosten met zich mee, dus halfgeleiderfabrieken vermijden doorgaans het gebruik van zulke extreme maatregelen om geavanceerde proceschips in massa te produceren. Reguliere oplossingen worden immers doorgaans geselecteerd op basis van concurrentie op de markt, waardoor wordt gegarandeerd dat alleen de commercieel meest haalbare productiemethoden standhouden.
Om te begrijpen of immersielithografie in combinatie met multi-patterning 5 nm kan bereiken, hebben we eerst duidelijkheid nodig over waar "5 nm" naar verwijst. Onlangs is er opnieuw discussie over dit onderwerp, met beweringen dat ASML de strategieën van de halfgeleiderfabrieken heeft blootgelegd.
Figuur 1: Schematisch diagram van de planaire structuur van een MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor).
In het verleden werd de poortlengte van de transistor gedefinieerd als de lijnbreedte, in lijn met de namen van procesknooppunten, waar lithografie, depositie, etsen en diffusie centrale processen waren voor het verkleinen van lijnbreedtes.
Figuur 2: Relatie tussen lijnbreedte/poortlengte, steek en halve toonhoogte.
Tabel 1: Correspondentie van procesknooppunten, halve toonhoogte en poortlengtes over verschillende jaren, eenheden: nm
Terugkerend naar het oorspronkelijke onderwerp: als we het over 5 nm hebben, bedoelen we eigenlijk het procesknooppunt in plaats van de werkelijke lijnbreedte.
De verschillende karakteristieke afmetingen van transistors zijn divers en complex, waarbij elke fabrikant verschillende ontwerpdefinities heeft. Bijgevolg zijn producten van verschillende fabrikanten die dezelfde procestechnologie gebruiken mogelijk niet volledig vergelijkbaar.
Tabel 2: Transistordichtheid per vierkante millimeter bij verschillende knooppunten voor grote wafergieterijen, gedeeltelijke gegevens afkomstig van derden
Volgens de gegevens in de tabel bereiken Intel, TSMC en Samsung op het 14nm-knooppunt ongeveer 0.3 miljard transistors per vierkante millimeter.
De massaproductie en de opbrengst zijn een grijs gebied geworden.
Tabel 3: De belangrijkste waferfabrieken hebben een productietijdlijn tussen 32/28 nm en 14 nm volgens de technologieroadmap, met een extra knooppunt op 22 nm.
In het verleden was het een cruciaal voordeel om als eerste op grote schaal te produceren in de hevige concurrentie tussen Intel, Samsung en TSMC. Wie als eerste massaproductie kon realiseren, kreeg een aanzienlijke voorsprong.
Echter, vandaag er is een enorme ongelijkheid in de manier waarop elk bedrijf zijn procesknooppunten definieert. Hoewel ze allemaal beweren dat ze op 5 nm zijn, kunnen de transistordichtheden bijvoorbeeld drastisch variëren. Vanuit dit perspectief vormt Intel een lichte bedreiging voor TSMC, terwijl Samsung grotendeels uit de competitieve race is gevallen.
Bij Samsung zijn de initiële klanten voor elk nieuw knooppunt doorgaans intern, waarbij de risicoproductie begint in fasen met lage opbrengsten, terwijl massaproductie publiekelijk wordt aangekondigd.
Het aankondigen van massaproductie op basis van eencijferige opbrengst tijdens de ontwikkeling is puur promotioneel en heeft geen inhoudelijke betekenis. In gevallen waarin de opbrengsten onvoldoende zijn, dragen klanten doorgaans de kosten van defecte wafers. Bij een gelijke dichtheid plaatsen klanten bij voorkeur bestellingen bij de fabriek met de hoogste opbrengst. In situaties waarin zowel de dichtheid als de opbrengst achterblijven, kunnen alleen lagere contractkosten sporadische klanten aantrekken, maar deze aanpak levert geen enkele winst op voor de wafelfabriek.
Het is belangrijk op te merken dat fabrikanten soms rendementen van wel 60% of zelfs 80% bekendmaken, maar deze cijfers hebben vaak betrekking op eenvoudigere chips zoals ASIC's voor mijnbouwinstallaties. Omgekeerd kan het rendement voor complexe chips zoals processors voor mobiele toepassingen (AP's) onder de 50% liggen, en voor chips met een groot oppervlak, zoals GPU's, zou dit iets meer dan 20% kunnen zijn.
Zelfs met hetzelfde 7nm-proces kunnen de opbrengstpercentages aanzienlijk verschillen, afhankelijk van het product. Fabrikanten hebben de neiging om hun beste cijfers te benadrukken
minder gunstige gegevens achterhouden, een gangbare praktijk in de sector.
De timing van de massaproductie en de opbrengsten bij wafelfabrieken vormen een grijs gebied dat rijp is voor manipulatie. Deze vergelijking gaat verder dan de eenvoudige equivalentie van procesknooppunten en omvat transistordichtheden per oppervlakte-eenheid en de werkelijke timing en rendementspercentages die nodig zijn om commerciële klantorders veilig te stellen – dit definieert echte commerciële productie.
In de voorgaande paragrafen hebben we de concepten van 5 nm in het verleden en het heden besproken. Simpel gezegd, 20 jaar geleden betekende het verwijzen naar 5 nm lijnbreedtes en poortlengtes van transistors. Tegenwoordig vertegenwoordigt 5 nm echter een symbolisch knooppunt in het fabricageproces. De echte maatstaf voor vooruitgang ligt in de transistordichtheid per oppervlakte-eenheid en niet alleen in dit symbool.
Halve toonhoogte = k1λ / sinθ.
Halve steek: Zoals weergegeven in figuur 2 van het artikel, verwijst dit naar de helft van de steek, dat wil zeggen de lijnbreedte/poortlengte plus de afstand tussen de regels, vermenigvuldigd met 1/2.
Figuur 3: Schematisch diagram van lichtfocussering en beeldvorming door een lenssysteem, waarbij n de brekingsindex van het medium vertegenwoordigt, en θ de focusseringshoek van de lens vertegenwoordigt.
Als we bijvoorbeeld een immersielithografiemachine van 193 nm gebruiken, met een k1-waarde van 0.28, een brekingsindex (n) van water van 1.44 en sinθ van 0.93, is de Berekening van de halve pitch is (0.28 × 193) / (1.44 × 0.93) = 54.04 / 1.3392 ≈ 40 nm, wat een resolutie van 40 nm aangeeft.
daarom om de resolutie van lithografiemachines te verbeterenkunnen aanpassingen worden aangebracht aan de variabelen in de formule door de noemer uit te breiden of de teller te verkleinen, Dit leidt tot vier mogelijkheden: het vergroten van de focushoek om sinθ te verbeteren, het verhogen van de brekingsindex (n) van het medium, het verlagen van de k1-coëfficiënt, of het gebruiken van een lichtbron met een kortere golflengte (λ). Van deze opties valt het verlagen van de k1-coëfficiënt op als een van de belangrijkste doorbraken die momenteel door halfgeleiders worden nagestreefd fabs en vraagt om gerichte aandacht.
sinθ wordt bepaald door de hoek waaronder de lens het licht focust, en een hogere sinθ komt overeen met een hogere resolutie. De lenzen die in lithografiemachines worden gebruikt, zijn er in verschillende maten, diktes en krommingen. Ze worden na nauwkeurige berekeningen zorgvuldig gestapeld en geassembleerd, waarvoor vaak kraaninstallaties nodig zijn. Momenteel kosten de lenssystemen van lithografiemachines bijna $60 miljoen, terwijl EUV-lenssystemen meer dan $100 miljoen kosten.
Figuur 4: 0.9NA lithografisch machinelenssysteem, waarbij NA (numerieke opening) = n × sin θ
Door het zo complex te maken, is het ook de bedoeling om sinθ zo dicht mogelijk bij het theoretische maximum van 1 te brengen.
Het verkorten van de golflengte is voornamelijk afhankelijk van het veranderen van de lichtbron, zoals g-line, i-line UV (ultraviolet), KrF, ArF DUV (diep ultraviolet) en momenteel EUV (extreem ultraviolet) bij een golflengte van 13.5 nm. Verdere verkorting van de golflengte leidt tot röntgenstraling.
Figuur 5: Lenssysteem gebruikt in 193 nm ArF-lithografiemachines, met spiegels tussen de lensconstructies, zoals weergegeven in het diagram.
Als het gaat om de 13.5 nm-golflengte van EUV, maakt het hele lenssysteem gebruik van spiegels, ook wel een volledig reflecterend optisch systeem genoemd. Dit systeem moet zodanig zijn ontworpen dat de lichtstralen kunnen passeren zonder de spiegels te hinderen. Bovendien vereisen spiegelreflectiehoeken, vergeleken met de tolerantie van fouten in lenstransmissiehoeken, een veel grotere nauwkeurigheid.
In de zoektocht naar het verbeteren van de resolutie omvat een andere benadering het aanpassen van het medium tussen de lens en de wafer. De immersielithografietechniek, voorgesteld door Lin Benjian, adjunct-directeur onderzoek van TSMC, vervangt het medium uit lucht, dat een brekingsindex heeft van dichtbij 1, door water, dat een brekingsindex van 1.44 heeft. Dit reduceert effectief de equivalente golflengte van 193 nm tot ongeveer 134 nm, geschaald door de brekingsindex van het medium.
Figuur 6: Verschillen tussen droge lithografiesystemen en immersielithografiesystemen
Immersielithografietechnologie maakt het mogelijk dat halfgeleiderprocessen dezelfde golflengte en maskers blijven gebruiken door simpelweg water tussen de lens en de wafer te introduceren. De theorie is eenvoudig, maar de uitdaging ligt in de praktische implementatie. In dompelsystemen kunnen zich bijvoorbeeld luchtbellen vormen in het DI-water (gedeïoniseerd water), dat volledig moet worden verwijderd. Bovendien moet het water snel en gelijkmatig stromen om een gelijkmatige verdeling te garanderen en de beeldkwaliteit te behouden.
K1 verminderen: Resolutieverbeteringstechnieken (RET).
De laatste benadering om de resolutie te verbeteren is het verlagen van de k1-waarde, wat cruciaal is voor lithografische procesingenieurs in halfgeleiderfabrieken. vooral voor het maken van 5nm-chips met behulp van DUV (Deep Ultraviolet) lithografie.
Figuur 7: Schematisch diagram van maskers gebruikt in een 28 nm-lithografiemachine. Licht valt door witte openingen en projecteert gele stippen op de fotoresist op de wafer. Door twee maskers te gebruiken voor afzonderlijke belichtingen wordt een resolutieverbetering bereikt.
Een verdubbeling van de belichtingstijden resulteert echter in een halvering van de productiesnelheid van de wafels per uur (WPH), ervan uitgaande dat deze onveranderd blijft. Meerdere blootstellingen verlagen ook het rendement. Gecombineerd met een verminderde productie creëert dit een ondraaglijke last voor de halfgeleiderindustrie, die kostenefficiëntie boven alles waardeert. De langere belichtingstijden leiden onvermijdelijk tot lagere opbrengsten, waardoor opbrengstpercentages de enige manier zijn waarop ingenieurs zichzelf kunnen redden.
Op immersielithografiemachines kan het gebruik van technieken zoals optische nabijheidscorrectie (OPC) en gezamenlijke optimalisatie van lichtbronnen en maskers de k1-waarden terugdringen tot 0.2, waardoor een resolutie van 28 nm wordt bereikt. Met dubbele belichting kan k1 worden verlaagd van aanvankelijk 0.28 naar 0.14, waardoor een resolutie van 20 nm wordt bereikt. Viervoudige belichting kan k1 verder verlagen tot 0.07, waardoor een resolutie van ongeveer 10 nm wordt bereikt, en zelfs de resolutie van 11.5 nm van EUV-lithografiemachines overtreft. Dit vormt de theoretische basis voor immersielithografieën meervoudige blootstelling aanpak bij het bereiken van 7nm-, 5nm- en zelfs 3nm-nodes.
Hoewel theoretisch haalbaar en gedeeltelijk gevalideerd door sommige fabrieken op het 7nm-knooppunt, vereist deze aanpak verschillende kritische voorwaarden om tegelijkertijd op één lijn te komen. De sleutel hiervan is de "overlay-nauwkeurigheid" bij multi-patroonvorming: nauwkeurige uitlijning van patronen tussen meerdere belichtingen.
Bovendien spelen talloze andere procestechnieken een rol, zoals faseverschuivingsmaskers, op modellen gebaseerde optische nabijheidscorrectie, etstechnieken zoals zelfuitgelijnde viervoudige patronen, en zelfs opkomende technologieën voor gerichte zelfassemblagelithografie. Deze benaderingen bieden mogelijkheden voor het produceren van 5 nm-chips zonder uitsluitend te vertrouwen op lithografie met een hogere resolutie.
Het toepassen van dergelijke methoden brengt uiteraard hoge kosten met zich mee, dus halfgeleiderfabrieken vermijden doorgaans het gebruik van zulke extreme maatregelen om geavanceerde proceschips in massa te produceren. Reguliere oplossingen worden immers doorgaans geselecteerd op basis van concurrentie op de markt, waardoor wordt gegarandeerd dat alleen de commercieel meest haalbare productiemethoden standhouden.
Laten we beginnen met wat fundamentele kennis, maar sla dit deel gerust over als u al een systematisch begrip van procesknooppunten heeft.
Is 5nm slechts een woordspeling?
Om te begrijpen of immersielithografie in combinatie met multi-patterning 5 nm kan bereiken, hebben we eerst duidelijkheid nodig over waar "5 nm" naar verwijst. Onlangs is er opnieuw discussie over dit onderwerp, met beweringen dat ASML de strategieën van de halfgeleiderfabrieken heeft blootgelegd.
Voordat we ons verdiepen in het onderwerp lijnbreedten, is het van cruciaal belang om de rol van transistors en het belang van lijnbreedte in deze context te begrijpen.
Transistors gebruiken een gate om de geleiding en afsnijding van circuits te regelen: geleiding staat voor '1', terwijl afsnijding staat voor '0', wat binaire berekeningen mogelijk maakt. De gatelengte (of kanaallengte) heeft direct invloed op hoe snel de stroom tussen de source en de drain van de transistor kan vloeien. Kleinere gatelengtes verbeteren de prestaties van de transistor, wat zorgt voor een snellere stroomdoorstroming en dus betere chipprestaties.
Figuur 1: Schematisch diagram van de planaire structuur van een MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor).
In het verleden werd de poortlengte van de transistor gedefinieerd als de lijnbreedte, in lijn met de namen van procesknooppunten, waar lithografie, depositie, etsen en diffusie centrale processen waren voor het verkleinen van lijnbreedtes.
Met de opkomst van driedimensionale transistorstructuren zoals FinFET's en nanosheets heeft de halfgeleiderindustrie de focus verlegd naar het benadrukken van gelijkwaardige prestaties. Ondanks dat ze als 14 nm worden bestempeld, hebben deze technologieën poortlengtes die de 14 nm ver overschrijden. Het 14 nm-proces van Intel heeft bijvoorbeeld een poortlengte van 24 nm, terwijl het 7 nm-proces van TSMC een poortlengte van 22 nm heeft.
Aan de andere kant dient de lijnbreedte alleen niet als een karakteristieke parameter voor het meten van de transistordichtheid. Dit komt omdat zelfs bij kleine lijnbreedten, als de afstand tussen de poorten groot is, het aantal transistors dat kan worden ondergebracht per oppervlakte-eenheid beperkt blijft. Om de miniaturisatie van componenten nauwkeurig weer te geven, komt er nog een cruciale maatstaf in het spel: de toonhoogte, zoals geïllustreerd in het onderstaande diagram. Waar voorheen bijvoorbeeld negen transistors binnen één eenheidsoppervlak pasten, maakt het verkleinen van de toonhoogte het mogelijk om tien transistors te huisvesten.
Figuur 2: Relatie tussen lijnbreedte/poortlengte, steek en halve toonhoogte.
In de jaren negentig, vóór 1990 μm, procesknooppunten, halve toonhoogte (de helft van de toonhoogte) en poortlengtes waren allemaal uitgelijnd. Echter, afwijking tussen halve toonhoogte, poortlengte en knooppunten ontstonden daarna. De relatie en evolutie van knooppunten, halve toonhoogte en poortlengtes kunnen duidelijk worden afgeleid uit de volgende grafiek.
Tabel 1: Correspondentie van procesknooppunten, halve toonhoogte en poortlengtes over verschillende jaren, eenheden: nm
Terugkerend naar het oorspronkelijke onderwerp: als we het over 5 nm hebben, bedoelen we eigenlijk het procesknooppunt in plaats van de werkelijke lijnbreedte.
Veel mensen zeggen graag dat de nanometerwaarden die tegenwoordig door verschillende halfgeleidergiganten worden geclaimd slechts marketingtermen zijn. Strikt genomen gold dit twintig jaar geleden voor alle procesknooppunten. Tien jaar geleden, toen de industrie het tijdperk van de driedimensionale 14 nm FinFET-structuren betrad, werd de associatie tussen knooppunten, pitch, gate-lengte en lijnbreedte volledig verbroken.
Zonder een uniforme standaard gebruiken bedrijven deze termen uiteraard om met concepten te spelen. Samsung pionierde met zijn 14 nm-knooppunt, wat TSMC ertoe aanzette snel dit voorbeeld te volgen, hoewel ze het conservatief bestempelden als 16 nm. Alleen Intel, zelfbenoemde standvastige volgelingen van de wet van Moore, hield zich koppig aan de traditionele naamgevingsconventies voor lijnbreedtes tot 2021, toen ze uiteindelijk hun knooppuntnaamgeving herzien om in lijn te komen met die van de concurrentie.
Maar is hier een probleem mee? Eigenlijk is er helemaal geen probleem.
Transistoren zijn al lang geleden overgegaan van vlakke naar driedimensionale structuren. Als we het concept lijnbreedte vertalen naar transistordichtheid (MTr/mm², wat staat voor miljoen transistoren per vierkante millimeter), zien we dat de Wet van Moore niet is verdwenen; deze blijft in een andere vorm van kracht: de dichtheid van transistoren per oppervlakte-eenheid is gestaag toegenomen. De Wet van Moore stelde oorspronkelijk dat "het aantal transistoren per chip elke 2 maanden verdubbelt".
De strijd om transistordichtheid in de halfgeleiderindustrie
De verschillende karakteristieke afmetingen van transistors zijn divers en complex, waarbij elke fabrikant verschillende ontwerpdefinities heeft. Bijgevolg zijn producten van verschillende fabrikanten die dezelfde procestechnologie gebruiken mogelijk niet volledig vergelijkbaar.
Momenteel is de enige intuïtieve manier om verschillen in productieprocessen te vergelijken, terug te keren naar de essentie van de wet van Moore en de transistordichtheid te vergelijken, dat wil zeggen het aantal transistors per oppervlakte-eenheid.
Tabel 2: Transistordichtheid per vierkante millimeter bij verschillende knooppunten voor grote wafergieterijen, gedeeltelijke gegevens afkomstig van derden
Volgens de gegevens in de tabel bereiken Intel, TSMC en Samsung op het 14nm-knooppunt ongeveer 0.3 miljard transistors per vierkante millimeter.
Beginnend met 10 nm, heeft Intel zijn 14 nm+++ omgedoopt tot Intel 10, waarbij de naam actueel bleef maar de transistordichtheid werd teruggebracht tot de laagste van de concurrentie. Samsung optimaliseerde zijn 10nm-node naar een 8nm-node, wat bijna overeenkomt met het niveau van TSMC.
In 2018, TSMC was een pionier op het gebied van 7nm-productie met behulp van immersielithografie (1980Ci) en quad-patronen. Samsung reageerde een jaar later met EUV-lithografie, maar kreeg te maken met opbrengstproblemen als gevolg van onbekendheid, waardoor ze hun Orion-chips verlieten voor Samsung-telefoons en in plaats daarvan kozen voor het gebruik van Qualcomm-chips tegen 30% lagere kosten dan die van TSMC, waardoor Qualcomm als een belangrijke klant bleef behouden. Ondertussen was Intel nog steeds bezig met het beperken van de prestaties van 14nm+++ TSMC domineerde met 7nm.
De 7nm-evolutie van TSMC van de DUV-gebaseerde N7 en N7P naar de EUV-gebaseerde N7+ en N6 resulteerde in een transistordichtheid van 0.91 naar 1.16 miljard. Samsung bereikte een transistordichtheid van 0.95 miljard, terwijl Intel in 1 slechts een transistordichtheid van 2020 miljard bereikte.
In 2020 kondigde Samsung de productie van 5 nm aan met een kleine toename van de transistordichtheid van 0.95 miljard naar 1.27 miljard, en hun verbeterde 4 nm-versie bereikte 1.37 miljard transistors, blijft achter bij TSMC's oorspronkelijke 5 nm van 1.5 miljard en de verbeterde N4P van 1.8 miljard, wat een aanzienlijke upgrade was ten opzichte van 7 nm. Samsung stond voor soortgelijke uitdagingen op het 3nm-knooppunt.
In 2021 hernoemde Intel hun knooppunten: 10 nm werd Intel 7, 7 nm werd Intel 4 en verdere knooppunten werden verfijnd tot Intel 3, Intel 20A en Intel 18A. De routekaart van CEO Pat Gelsinger was bedoeld om in vijf jaar tijd drie knooppunten te veroveren, hoewel Intel 7 al gebruik maakte van hun 10 nm, en Intel 4 en Intel 3 verfijnde versies van hetzelfde knooppunt vertegenwoordigden.
Op basis van de huidige inzichten wordt de voortgang van Intel met Intel 18A waarschijnlijk uitgesteld tot ten minste 2026, terwijl TSMC's eerste generatie 2nm eind 2025 met de productie zou kunnen beginnen. De A19-chip van Apple begin 2025 zal waarschijnlijk afhangen van de 2nm-opbrengsten van TSMC, na hun vroege release van de eerste generatie 3nm A17 met marginale verbetering. Opvallend is dat de N4P- en N3B-dichtheid bij TSMC respectievelijk 1.8 miljard en 1.9 miljard bedroegen, met bescheiden winsten.
Apple zou dit jaar van strategie kunnen veranderen, waardoor TSMC ertoe wordt aangezet dieper in het potentieel van 3 nm te duiken. De A18, die N3P gebruikt, markeert een toename van de dichtheid van 1.9 miljard naar 2.8 miljard transistors vergeleken met de A17, nog steeds 3 nm, met concurrentiedichtheden onder de 1.8 miljard en een lage opbrengst in kleine batches.
Een opmerkelijke trend is de verlenging van de wet van Moore van 18 naar 24 maanden, die vertraagt naar 30 maanden na 7 nm, met een productie van 7 nm in 2018, 5 nm in 2020, 3 nm in 2023 en een verwachte 2 nm in 2025, die ongeveer elke twee tot drie jaar toeneemt. . Technologisch gesproken zou 1.4 nm dit tempo kunnen handhaven, maar voorbij 1 nm kan de voortgang van knooppunten langer duren dan 40 maanden. Dit heeft een positieve invloed op het aantal transistors terwijl de lijnbreedte wordt verkleind.
De komende twintig jaar zullen de aantallen chiptransistors snel blijven groeien en mogelijk de oorspronkelijke voorspellingen van de wet van Moore over het vermogen van één chip overtreffen, zoals blijkt uit TSMC's voorspelling van een biljoen transistors op een GPU in het komende decennium. Toekomstige ontwikkelingen zullen niet alleen afhankelijk zijn van procesverbeteringen, maar ook van voortdurend geoptimaliseerde 3D-structuren, nieuwe 2D-materialen en geavanceerde verpakkingstechnieken. het stimuleren transistor telt effectief.
De massaproductie en de opbrengst zijn een grijs gebied geworden.
Tabel 3: De belangrijkste waferfabrieken hebben een productietijdlijn tussen 32/28 nm en 14 nm volgens de technologieroadmap, met een extra knooppunt op 22 nm.
In het verleden was het een cruciaal voordeel om als eerste op grote schaal te produceren in de hevige concurrentie tussen Intel, Samsung en TSMC. Wie als eerste massaproductie kon realiseren, kreeg een aanzienlijke voorsprong.
Echter, vandaag er is een enorme ongelijkheid in de manier waarop elk bedrijf zijn procesknooppunten definieert. Hoewel ze allemaal beweren dat ze op 5 nm zijn, kunnen de transistordichtheden bijvoorbeeld drastisch variëren. Vanuit dit perspectief vormt Intel een lichte bedreiging voor TSMC, terwijl Samsung grotendeels uit de competitieve race is gevallen.
De strategie van Samsung omvat onder meer het manipuleren van de rentetarieven. Wat een productiewaardige opbrengst op een nieuw knooppunt inhoudt, is het meest dubbelzinnige aspect. Volgens de aanpak van TSMC is echte productie het moment waarop externe klanten bestellingen plaatsen en hun producten met succes ontvangen tegen de huidige opbrengstniveaus – een concept dat bekend staat als commerciële productie.
Bij Samsung zijn de initiële klanten voor elk nieuw knooppunt doorgaans intern, waarbij de risicoproductie begint in fasen met lage opbrengsten, terwijl massaproductie publiekelijk wordt aangekondigd.
Het aankondigen van massaproductie op basis van eencijferige opbrengst tijdens de ontwikkeling is puur promotioneel en heeft geen inhoudelijke betekenis. In gevallen waarin de opbrengsten onvoldoende zijn, dragen klanten doorgaans de kosten van defecte wafers. Bij een gelijke dichtheid plaatsen klanten bij voorkeur bestellingen bij de fabriek met de hoogste opbrengst. In situaties waarin zowel de dichtheid als de opbrengst achterblijven, kunnen alleen lagere contractkosten sporadische klanten aantrekken, maar deze aanpak levert geen enkele winst op voor de wafelfabriek.
Het is belangrijk op te merken dat fabrikanten soms rendementen van wel 60% of zelfs 80% bekendmaken, maar deze cijfers hebben vaak betrekking op eenvoudigere chips zoals ASIC's voor mijnbouwinstallaties. Omgekeerd kan het rendement voor complexe chips zoals processors voor mobiele toepassingen (AP's) onder de 50% liggen, en voor chips met een groot oppervlak, zoals GPU's, zou dit iets meer dan 20% kunnen zijn.
Zelfs met hetzelfde 7nm-proces kunnen de opbrengstpercentages aanzienlijk verschillen, afhankelijk van het product. Fabrikanten hebben de neiging om hun beste cijfers te benadrukken
minder gunstige gegevens achterhouden, een gangbare praktijk in de sector.
De timing van de massaproductie en de opbrengsten bij wafelfabrieken vormen een grijs gebied dat rijp is voor manipulatie. Deze vergelijking gaat verder dan de eenvoudige equivalentie van procesknooppunten en omvat transistordichtheden per oppervlakte-eenheid en de werkelijke timing en rendementspercentages die nodig zijn om commerciële klantorders veilig te stellen – dit definieert echte commerciële productie.
In 2020 kondigde Samsung de massaproductie aan van 5 nm-chips, waarmee het schijnbaar zijn concurrenten voorbijstreefde. Het vergelijken van de transistordichtheden en opbrengstpercentages laat echter een heel ander resultaat zien.
Hoe kunnen we 5 nm bereiken zonder EUV？
In de voorgaande paragrafen hebben we de concepten van 5 nm in het verleden en het heden besproken. Simpel gezegd, 20 jaar geleden betekende het verwijzen naar 5 nm lijnbreedtes en poortlengtes van transistors. Tegenwoordig vertegenwoordigt 5 nm echter een symbolisch knooppunt in het fabricageproces. De echte maatstaf voor vooruitgang ligt in de transistordichtheid per oppervlakte-eenheid en niet alleen in dit symbool.
Vervolgens zullen we via een reeks discussies uitleggen hoe we zogenaamde "5nm" en "3nm" kunnen bereiken zonder EUV-lithografie. De lezing van Dr. Lin Benjian "Optical Microlithography Shrinks ICs a Millionfold" biedt gedetailleerde inzichten in dit onderwerp. We beginnen met een fundamentele formule voor optische resolutie (hint: geen geavanceerde wiskunde vereist, blijf lezen om het te begrijpen):
Halve toonhoogte = k1λ / sinθ.
Halve steek: Zoals weergegeven in figuur 2 van het artikel, verwijst dit naar de helft van de steek, dat wil zeggen de lijnbreedte/poortlengte plus de afstand tussen de regels, vermenigvuldigd met 1/2.
k1: Een coëfficiënt gerelateerd aan het proces, cruciaal voor het verminderen van de halve toonhoogte, wat de primaire focus is van alle lithografie-ingenieurs van halfgeleiderfabrieken en de kern van onze discussie.
λ: De golflengte van de lichtbron die wordt gebruikt bij lithografie, die is afgenomen van 436 nm voor g-lijn naar 13.5 nm voor EUV, een doel dat wordt nagestreefd door fabrikanten van lithografieapparatuur.
sinθ: Gerelateerd aan de hoek waaronder de lens het licht focust op het beeldvlak, voornamelijk bepaald door de lens zelf, ook een doel voor fabrikanten van lithografieapparatuur.
Omdat de golflengte van licht echter in verschillende media verandert, moet bij het overwegen hoe de resolutie kan worden verhoogd ook rekening worden gehouden met de brekingsindex (n) van het medium tussen de lens en de wafer. De formule wordt dus Halve toonhoogte = k1λ / (n sinθ) (Opmerking: n sinθ is de numerieke apertuur (NA) van het lithografiegereedschap).
Figuur 3: Schematisch diagram van lichtfocussering en beeldvorming door een lenssysteem, waarbij n de brekingsindex van het medium vertegenwoordigt, en θ de focusseringshoek van de lens vertegenwoordigt.
Als we bijvoorbeeld een immersielithografiemachine van 193 nm gebruiken, met een k1-waarde van 0.28, een brekingsindex (n) van water van 1.44 en sinθ van 0.93, is de Berekening van de halve pitch is (0.28 × 193) / (1.44 × 0.93) = 54.04 / 1.3392 ≈ 40 nm, wat een resolutie van 40 nm aangeeft.
daarom om de resolutie van lithografiemachines te verbeterenkunnen aanpassingen worden aangebracht aan de variabelen in de formule door de noemer uit te breiden of de teller te verkleinen, Dit leidt tot vier mogelijkheden: het vergroten van de focushoek om sinθ te verbeteren, het verhogen van de brekingsindex (n) van het medium, het verlagen van de k1-coëfficiënt, of het gebruiken van een lichtbron met een kortere golflengte (λ). Van deze opties valt het verlagen van de k1-coëfficiënt op als een van de belangrijkste doorbraken die momenteel door halfgeleiders worden nagestreefd fabs en vraagt om gerichte aandacht.
Sinθ verhogen: complexe en grote lenzen ontwikkelen
sinθ wordt bepaald door de hoek waaronder de lens het licht focust, en een hogere sinθ komt overeen met een hogere resolutie. De lenzen die in lithografiemachines worden gebruikt, zijn er in verschillende maten, diktes en krommingen. Ze worden na nauwkeurige berekeningen zorgvuldig gestapeld en geassembleerd, waarvoor vaak kraaninstallaties nodig zijn. Momenteel kosten de lenssystemen van lithografiemachines bijna $60 miljoen, terwijl EUV-lenssystemen meer dan $100 miljoen kosten.
Figuur 4: 0.9NA lithografisch machinelenssysteem, waarbij NA (numerieke opening) = n × sin θ
Door het zo complex te maken, is het ook de bedoeling om sinθ zo dicht mogelijk bij het theoretische maximum van 1 te brengen.
Momenteel kunnen lenzen van ArF-lithografiemachines een sinθ-waarde van 0.93 bereiken, terwijl EUV-lithografiemachines slechts 0.33 kunnen bereiken. Het doel voor Hyper-NA EUV is 0.75, wat tevens het uiteindelijke doel van ASML is. Als er in de toekomst geen nieuwe technologische doorbraken ontstaan, zou dit mogelijk het einde kunnen betekenen van de fysieke lithografietechnologie voor halfgeleiderchips.
Verkorting Golflengte: Nauwkeurige afstemming van materialen en lenzen.
Het verkorten van de golflengte is voornamelijk afhankelijk van het veranderen van de lichtbron, zoals g-line, i-line UV (ultraviolet), KrF, ArF DUV (diep ultraviolet) en momenteel EUV (extreem ultraviolet) bij een golflengte van 13.5 nm. Verdere verkorting van de golflengte leidt tot röntgenstraling.
Door de lichtbron te veranderen, kan de gewenste golflengte worden bereikt, maar de materialen van de lenzen moeten ook dienovereenkomstig worden aangepast, waarbij er minder materiaalopties beschikbaar zijn naarmate de golflengten afnemen.
Een andere oplossing is het inbouwen van spiegels in het lenssamenstel (geel gedeelte in het onderstaande diagram). Dergelijke lenssamenstellen staan bekend als reflecterende-brekende optische systemen. Ongeacht de lichtgolflengte zijn de invals- en reflectiehoeken op spiegeloppervlakken gelijk. Door lenzen te vervangen door spiegels kan de tolerantie voor de lichtgolfbandbreedte worden vergroot.
Figuur 5: Lenssysteem gebruikt in 193 nm ArF-lithografiemachines, met spiegels tussen de lensconstructies, zoals weergegeven in het diagram.
Als het gaat om de 13.5 nm-golflengte van EUV, maakt het hele lenssysteem gebruik van spiegels, ook wel een volledig reflecterend optisch systeem genoemd. Dit systeem moet zodanig zijn ontworpen dat de lichtstralen kunnen passeren zonder de spiegels te hinderen. Bovendien vereisen spiegelreflectiehoeken, vergeleken met de tolerantie van fouten in lenstransmissiehoeken, een veel grotere nauwkeurigheid.
Het veranderen van de lichtbron heeft niet alleen invloed op de lensmaterialen, maar heeft ook betrekking op de materialen voor fotoresists, waaronder chemische eigenschappen, transparantie, lichtgevoeligheid en andere kenmerken. Dit is een aanzienlijke onderneming, waarbij talrijke materialen en formuleringen nodig zijn om verschillende lagen in het productieproces aan te pakken. Hiervan is lichtgevoeligheid cruciaal voor een kosteneffectieve productie, omdat zelfs een paar seconden meer belichtingstijd per chip als ondraaglijke kosten wordt beschouwd.
Verhogen van de brekingsindex ( n ): Immersielithografietechnologie
In de zoektocht naar het verbeteren van de resolutie omvat een andere benadering het aanpassen van het medium tussen de lens en de wafer. De immersielithografietechniek, voorgesteld door Lin Benjian, adjunct-directeur onderzoek van TSMC, vervangt het medium uit lucht, dat een brekingsindex heeft van dichtbij 1, door water, dat een brekingsindex van 1.44 heeft. Dit reduceert effectief de equivalente golflengte van 193 nm tot ongeveer 134 nm, geschaald door de brekingsindex van het medium.
Figuur 6: Verschillen tussen droge lithografiesystemen en immersielithografiesystemen
Immersielithografietechnologie maakt het mogelijk dat halfgeleiderprocessen dezelfde golflengte en maskers blijven gebruiken door simpelweg water tussen de lens en de wafer te introduceren. De theorie is eenvoudig, maar de uitdaging ligt in de praktische implementatie. In dompelsystemen kunnen zich bijvoorbeeld luchtbellen vormen in het DI-water (gedeïoniseerd water), dat volledig moet worden verwijderd. Bovendien moet het water snel en gelijkmatig stromen om een gelijkmatige verdeling te garanderen en de beeldkwaliteit te behouden.
Zoals we hebben vernomen, onderging ASML's immersielithografiemachine, de Alpha-tool, gedurende een periode van meer dan twee jaar zeven tot acht aanpassingen, specifiek in samenwerking met het team van Lin Benjian in de TSMC-fabriek in Nanke. Zelfs nadat de Alpha-machine voltooid was, vereiste de bètaversie veel mankracht in de waferfabriek om talloze wafers te verwerken, waardoor de initiële defecten werden teruggebracht van duizenden naar honderden of tientallen, en uiteindelijk tot nul. Dit proces was zwaar en veeleisend.
K1 verminderen: Resolutieverbeteringstechnieken (RET).
De laatste benadering om de resolutie te verbeteren is het verlagen van de k1-waarde, wat cruciaal is voor lithografische procesingenieurs in halfgeleiderfabrieken. vooral voor het maken van 5nm-chips met behulp van DUV (Deep Ultraviolet) lithografie.
De eerste uitdaging die moet worden aangepakt is ‘trillingspreventie’, vergelijkbaar met beeldstabilisatie in fotografie, waarbij pogingen worden gedaan om relatieve trillingen tussen de wafer en het masker tijdens de belichting te minimaliseren. Dit zorgt voor nauwkeurigere belichtingspatronen en herstelt de resolutie die verloren is gegaan door trillingen. De tweede uitdaging is het ‘minimaliseren van ongewenste reflecties’, gericht op het elimineren van onnodige reflecties van het waferoppervlak tijdens de belichting. Verbeteringen in deze parameters hebben aangetoond dat k1 kan worden geregeld tot ongeveer 0.65.
Om de resolutie verder te verbeteren, worden dual-beam beeldvormingstechnieken gebruikt, inclusief off-axis verlichting en faseverschuivende maskers. Verlichting buiten de as past de hoek van de lichtinval aan, waardoor schuin licht het masker binnendringt. Door deze hoeken aan te passen, verbetert de interferentie tussen deze twee bundels de resolutie en vergroot de scherptediepte. Faseverschuivende maskers modificeren het masker om een faseverschil van 180 graden te introduceren tussen licht dat door aangrenzende transparante gebieden gaat. Beide benaderingen kunnen de k1-waarde afzonderlijk halveren, maar vallen onder het concept van dual-beam imaging en kunnen niet samen worden gebruikt. Deze methoden kunnen k1 doorgaans verlagen tot ongeveer 0.28.
Verdere reductie van k1 omvat het gebruik van meerdere maskers, ook wel meervoudige patronen genoemd, een techniek waarbij ingewikkelde patronen worden verdeeld over twee of meer maskers met lossere patronen, waarbij de belichting op de wafer wordt afgewisseld (zoals weergegeven in figuur 7).
Figuur 7: Schematisch diagram van maskers gebruikt in een 28 nm-lithografiemachine. Licht valt door witte openingen en projecteert gele stippen op de fotoresist op de wafer. Door twee maskers te gebruiken voor afzonderlijke belichtingen wordt een resolutieverbetering bereikt.
Een verdubbeling van de belichtingstijden resulteert echter in een halvering van de productiesnelheid van de wafels per uur (WPH), ervan uitgaande dat deze onveranderd blijft. Meerdere blootstellingen verlagen ook het rendement. Gecombineerd met een verminderde productie creëert dit een ondraaglijke last voor de halfgeleiderindustrie, die kostenefficiëntie boven alles waardeert. De langere belichtingstijden leiden onvermijdelijk tot lagere opbrengsten, waardoor opbrengstpercentages de enige manier zijn waarop ingenieurs zichzelf kunnen redden.
Op immersielithografiemachines kan het gebruik van technieken zoals optische nabijheidscorrectie (OPC) en gezamenlijke optimalisatie van lichtbronnen en maskers de k1-waarden terugdringen tot 0.2, waardoor een resolutie van 28 nm wordt bereikt. Met dubbele belichting kan k1 worden verlaagd van aanvankelijk 0.28 naar 0.14, waardoor een resolutie van 20 nm wordt bereikt. Viervoudige belichting kan k1 verder verlagen tot 0.07, waardoor een resolutie van ongeveer 10 nm wordt bereikt, en zelfs de resolutie van 11.5 nm van EUV-lithografiemachines overtreft. Dit vormt de theoretische basis voor immersielithografieën meervoudige blootstelling aanpak bij het bereiken van 7nm-, 5nm- en zelfs 3nm-nodes.
Tabel 4: Theoretisch haalbare resoluties met behulp van verschillende technieken voor resolutieverbetering voor 193 nm immersielithografiemachines
Hoewel de theorie eenvoudig klinkt, is de praktische toepassing ervan verre van eenvoudig, vooral met de kritische technologie van zelf-uitgelijnde meervoudige patronen (SAMP), die een aanzienlijke verlaging van de k1-waarden mogelijk maakt. De sleutel tot deze technologie ligt in de overlay-nauwkeurigheid van lithografiemachines, die de uitlijningsprecisie tussen lagen op chips bepaalt en daardoor de opbrengst van meervoudige belichtingen beïnvloedt.
Eén manier om de nauwkeurigheid van de overlay te verbeteren is het verkrijgen van een hogere nauwkeurigheid precisie apparatuur, zoals de 2100i DUV-lithografiemachine. Bovendien heeft elke halfgeleiderfabriek zijn eigen unieke reeks technieken. Momenteel is TSMC het enige bedrijf ter wereld dat vrijwel een enkele machine-overlay (DCO) kan realiseren met behulp van meerdere machine-overlays (MMO), afgezien van de prestaties van de lithografiemachine. Er zijn twee gegevens ter referentie: TSMC gebruikt een MMO:2.5nm 1980ci-lithografiemachine met een viervoudige belichtingsopbrengst van meer dan 80%, terwijl de fabriek op het vasteland met een MMO:1.5nm 2050i en viervoudige belichting een opbrengst van bijna 50% heeft bereikt na twee jaar van onafgebroken inspanningen.
Vorig jaar bracht het Interuniversitair Micro-elektronicacentrum (IMEC) in België een technisch plan uit om 5 nm te bereiken met behulp van immersielithografiemachines met achtvoudige belichting.
Op andere technologische routes ontwikkelden IMEC en Mentor gezamenlijk de Self-Aligned Lithography and Etching (SALELE)-technologie, waarvoor geen extra overtollig metaal en condensatoren nodig zijn. Ze onderzochten ook een lithografiemethode die het traditionele maskergebruik omzeilt door zich te concentreren op materiaalonderzoek, eerst polymeren te synthetiseren en vervolgens specifieke chemische interacties te induceren door middel van verwarming om "Directed Self-Assembly" (DSA) te bereiken, waarbij structuren worden gevormd die een kwart van de oorspronkelijke grootte hebben.
Bovendien verbetert ASML, omdat EUV gemakkelijk wordt geabsorbeerd en niet in staat is de brekingsindex (n-waarde) te verhogen, zoals DUV bij onderdompeling in water, via High-NA en Hyper-NA om sinθ te verbeteren, maar dit pad zal uiteindelijk zijn grenzen bereiken. Daarom blijft het aanzienlijk verminderen van k1 door meerdere belichtingen in het productieproces van halfgeleiders een cruciale technologie, ongeacht of het DUV of EUV is. Dit onderstreept ook het toenemende belang van depositie en etsen materiaal. AMAT, LAM en TEL ontwikkelen krachtig verwante technologieën, waaronder complexere pulsen, fijnere controle en krachtigere gereedschappen, vooral afzetting van atomaire lagen en etstechnologie, die traditionele procesroutes zullen veranderen.
Terugkerend naar de transistordichtheidstabel in het tweede deel van het artikel: of toekomstige knooppunten het label "3nm" of "N+4" krijgen, is niet de focus; waar het om gaat is of de chiptransistordichtheid aanzienlijk kan worden verhoogd.
Gerelateerde aanbevelingen
粤公网安备44030002007346号