蚀刻工艺的选择性和成本控制

纳米片 FET 的蚀刻步骤

纳米带制造过程中最关键的蚀刻步骤包括伪栅极蚀刻、各向异性柱蚀刻、各向同性间隔物蚀刻和沟道释放步骤。硅和 SiGe 交替层的轮廓蚀刻是各向异性的，并采用氟基化学物质。内部间隔物（凹痕）的蚀刻和沟道释放步骤经过优化，以实现 SiGe 中的最小硅损失。

渠道发布步骤至关重要。 “纳米带的释放需要高选择性，”贝扎德说。 “大多数纳米带由硅组成，然后又是 SiGe 和硅。你有交替的层，你需要去除一层而不修改另一层。”一些出版物讨论了执行多步骤 SiGe 蚀刻，以减少单个蚀刻步骤在结构上引起的应力。

该工艺的下一步是形成自对准触点。 “在这里，我们尝试做的基本上是蚀刻氧化物，而不是接触或凹进氮化物。例如，当前的规格是 3 微米凹进，但人们要求零损失，”Bézard 说。 “在这种情况下，我们甚至不使用选择性这个词。我们只是谈论停止和零停止。”

3D NAND

对于3D NAND闪存来说，随着层数不断增加，需要采用多个堆叠层来形成垂直串堆叠器件。 Robert Clark 表示：“此外，随着层数的增加，有强烈的动力来缩放字线间距或层的垂直/Z 间距，以进一步增加位密度。”这来自于TEL的资深技术人员和技术总监。从工艺角度来看，蚀刻和沉积工艺需要不断改进，以适应微缩所需的越来越小的关键尺寸和更高的深宽比。

克拉克描述了未来的变化，他说：“着眼于多层电荷陷阱器件的先进节点，需要对栅极堆栈进行设计，以实现更短的栅极长度、每单元更多的能级以及更高的编程效率，这可能通过采用高 k 材料可能还需要更高电导率的沟道来取代多晶硅沟道。”

3D NAND 中最关键的蚀刻步骤之一是在超过 100 层氧化物和氮化物堆叠层上进行深度蚀刻，形成直径约 200 纳米的孔，深度可达 10μm。imec 的 Bézard 表示，这一蚀刻步骤成本极高。

“我们有一种称为差异充电效应的物理现象，”他说。 “在等离子体中，我们有电子、离子和中性物质来简化事情。电子向各个方向移动，但离子垂直加速到表面。因此，在孔的底部，有正电荷，在顶部，负电荷，产生一个试图排斥传入离子的电场。”

因此，需要高功率水平来完全蚀刻沟槽。他补充道，“我们正在努力保持 30-50 千瓦的功率水平而不产生电弧，因此卡盘必须经过良好的抛光和制造。”

深蚀刻还会产生需要最小化的应力，特别是因为多层 NAND 制造的后续步骤涉及芯片减薄、精确对准以及与下一层的混合键合。

其他工艺

并非所有芯片制造商都生产需要 EUV 光刻的尖端芯片。许多晶圆厂正在扩展其 193nm 光刻和蚀刻工艺。

Bruel Science Corporation 半导体产品多元化总监 Brian Wilbur 表示：“我们最近推出了一种高温 SOC 材料，无论是用作 CVD 层的底层还是用作掩模，它都可以扩展其图案化能力并能够承受更高的温度。 ”。

用于最紧密金属线的BEOL（后端生产线）预计将经历从双镶嵌集成方案到除铜以外的互连的减法沉积和蚀刻的巨大转变。在这方面，铼和钼的发展最为显着。他们有不同的优势。钼在蚀刻过程中更容易氧化，使其与双镶嵌方案更兼容，而且价格也更便宜。铼是一种贵金属，因此不存在同样的腐蚀问题，但成本要高得多。

器件结构对边缘放置错误的容忍度也越来越低。 TEL 的 Clark 表示，需要新的方法来实现层之间以及通孔和互连之间的自对准。 “第一个实现可能是用于 DRAM 的掩埋字线和用于逻辑的 MOL 中的小间距金属层，其中需要更高的热稳定性和更低的电阻率或非线性金属。”

下一代开发

展望未来，理想情况下，行业将过渡到热预算较低的后端工艺（接近 300°C，而不是 400°C），以实现将器件集成到后端互连层。

TEL 的 Clark 表示：“业界确实需要开始在更多层中构建器件。这意味着我们需要在后端生产线 (BEOL) 热预算内构建内存和逻辑器件。”

Clark 还提到，到目前为止，使用半导体氧化物制造的设备似乎很有前景，无论是将存储设备集成到逻辑 BEOL 流程中，还是在 DRAM 存储阵列上构建 CMOS 阵列。

另一个重大转变涉及二维材料的集成，研究机构和领先的芯片制造商已经开始测试。考虑蚀刻材料，例如二硫化钨或二硫化钼。然而，开发集成这些仅由单层材料组成的薄膜的晶圆制造工艺提出了重大挑战。

可持续发展

芯片制造商和材料供应商正在寻找替代化学品来减少碳排放。在蚀刻过程中，罪魁祸首是具有高全球变暖潜势（GWP）的氟化气体。

imec 的 Bézard 表示：“PFAS 的问题在于其分子高度稳定。大气中的光或化学反应不足以将其分解。”

他提到，许多含氧量较高的替代气体混合物更容易离解，并且具有较低的全球变暖潜势值。然而，任何候选人都必须表现出同等或更好的表现才能被考虑。

但可持续性不仅仅是蚀刻或沉积的具体挑战。从光刻到封装，这是一个综合性的行业挑战，新材料的影响将影响整个器件制造。