Sélectivité et maîtrise des coûts dans les procédés de gravure

Les étapes de gravure pour les FET à nanofeuilles

Les étapes de gravure les plus critiques dans le processus de fabrication des nanorubans comprennent la gravure de pseudo-grille, la gravure de pilier anisotrope, la gravure d'espaceur isotrope et l'étape de libération de canal. La gravure des contours de couches alternées de silicium et de SiGe est anisotrope et utilise une chimie à base de fluor. La gravure des espaceurs internes (indentations) et l'étape de libération du canal sont optimisées pour obtenir une perte minimale de silicium dans le SiGe.

L’étape de libération des chaînes est cruciale. "La libération de nanorubans nécessite une grande sélectivité", a déclaré Bézard. "La plupart des nanorubans sont constitués de silicium, puis de SiGe et à nouveau de silicium. Vous avez des couches alternées et vous devez supprimer une couche sans modifier l'autre." Certaines publications discutent de la réalisation d'une gravure SiGe en plusieurs étapes pour réduire la contrainte induite sur la structure par une seule étape de gravure.

La prochaine étape du processus consiste à former des contacts auto-alignés. "Ici, ce que nous essayons de faire est essentiellement de graver l'oxyde au lieu de contacter ou d'encastrer le nitrure. Par exemple, la spécification actuelle est un évidement de 3 micromètres, mais les gens demandent une perte nulle", a déclaré Bézard. "Dans ce cas, nous n'utilisons même pas le mot sélectivité. Nous parlons simplement d'arrêt – et d'arrêt zéro."

NAND 3D

Pour le flash NAND 3D, à mesure que le nombre de couches continue d'augmenter, il devient nécessaire d'adopter plusieurs couches empilées pour former la chaîne verticale de dispositifs empilés. Robert Clark déclare : « De plus, avec l'augmentation du nombre de couches, il existe une forte volonté de mettre à l'échelle le pas de ligne de mot ou l'espacement vertical/Z des couches afin d'augmenter encore la densité de bits. » Cela vient de membres supérieurs du personnel technique et des directeurs technologiques de TEL. Du point de vue des processus, les processus de gravure et de dépôt nécessitent une amélioration constante pour s'adapter aux dimensions critiques de plus en plus petites et aux rapports d'aspect plus élevés requis pour la mise à l'échelle.

Clark décrit les changements futurs en disant : « En ce qui concerne les nœuds avancés pour les dispositifs de piège de charge multicouches, l'ingénierie de la pile de portes sera nécessaire pour obtenir des longueurs de grille plus courtes, plus de niveaux d'énergie par cellule et une efficacité de programmation améliorée, potentiellement obtenue grâce au adoption de matériaux à haute valeur K. Il pourrait également être nécessaire de recourir à des canaux à conductivité plus élevée pour remplacer les canaux poly-Si.

L'une des étapes de gravure les plus critiques de la NAND 3D consiste à graver en profondeur des trous d'environ 100 nm à travers un empilement de plus de 200 couches d'oxyde et de nitrure, avec des profondeurs atteignant 10 μm. Bézard, de l'IMEC, précise que cette étape de gravure est particulièrement coûteuse.

"Nous avons un phénomène physique appelé effet de charge différentielle", dit-il. "Dans les plasmas, nous avons des électrons, des ions et des espèces neutres pour simplifier les choses. Les électrons se déplacent dans toutes les directions, mais les ions accélèrent verticalement vers la surface. Ainsi, au fond du trou, vous avez des charges positives, et en haut, des charges négatives, créant un champ électrique qui tente de repousser les ions entrants.

En conséquence, des niveaux de puissance élevés sont nécessaires pour graver complètement les tranchées. Il ajoute : « Nous travaillons à maintenir des niveaux de puissance de 30 à 50 kilowatts sans générer d'arc, le mandrin doit donc être très bien poli et fabriqué. »

La gravure profonde génère également des contraintes qui doivent être minimisées, d'autant plus que les étapes ultérieures de la fabrication NAND multicouche impliquent un amincissement des puces, un alignement précis et une liaison hybride avec la couche suivante.

Autres processus

Tous les fabricants de puces ne produisent pas de puces de pointe nécessitant une lithographie EUV. De nombreuses usines étendent leurs processus de lithographie et de gravure à 193 nm.

Brian Wilbur, directeur de la diversification des produits semi-conducteurs chez Bruel Science Corporation, déclare : « Nous avons récemment introduit un matériau SOC haute température qui étend sa capacité de structuration et peut résister à des températures plus élevées, qu'il soit utilisé comme sous-couche pour les couches CVD ou comme masque. ".

Le BEOL (Back-End-of-Line) utilisé pour les lignes métalliques les plus serrées devrait subir un changement radical, passant des schémas d'intégration à double damascène au dépôt soustractif et à la gravure pour les interconnexions autres que le cuivre. À cet égard, le rhénium et le molybdène ont connu les développements les plus significatifs. Ils présentent différents avantages. Le molybdène est plus sujet à l'oxydation lors de la gravure, ce qui le rend plus compatible avec les schémas à double damasquinage et également moins cher. Le rhénium est un métal précieux, il ne présente donc pas les mêmes problèmes de corrosion, mais son coût est beaucoup plus élevé.

Les structures des appareils deviennent également moins tolérantes aux erreurs de placement des bords. Clark de TEL déclare que de nouvelles approches seront nécessaires pour parvenir à un auto-alignement entre les couches, ainsi qu'entre les vias et les interconnexions. "Les premières implémentations pourraient être des lignes de mots enterrées pour la DRAM et des couches métalliques à faible espacement dans MOL pour la logique, où une stabilité thermique plus élevée et une résistivité plus faible ou des métaux non linéaires sont nécessaires."

Développement de nouvelle génération

À long terme, idéalement, l’industrie passera à des processus back-end avec des budgets thermiques inférieurs (plus proches de 300°C au lieu de 400°C) pour permettre l’intégration des appareils dans les couches d’interconnexion back-end.

Clark de TEL a déclaré : « L'industrie doit commencer à construire des dispositifs avec plusieurs couches. Cela signifie que nous devons construire des dispositifs de mémoire et de logique dans le cadre du budget thermique de back-end of line (BEOL). »

Clark a également mentionné que les dispositifs fabriqués à partir d'oxyde semi-conducteur semblent jusqu'à présent prometteurs, qu'il s'agisse d'intégrer des dispositifs de mémoire dans le flux logique BEOL ou de construire des matrices CMOS sur des matrices de stockage en DRAM.

Un autre changement important concerne l’intégration de matériaux 2D, que les instituts de recherche et les principaux fabricants de puces ont commencé à tester. On considère des matériaux de gravure tels que le disulfure de tungstène ou le bisulfure de molybdène. Cependant, le développement de procédés de fabrication de plaquettes intégrant ces films minces, constitués d’une seule couche de matériau, pose des défis importants.

Durabilité

Les fabricants de puces et les fournisseurs de matériaux recherchent des produits chimiques alternatifs pour réduire les émissions de carbone. Dans les processus de gravure, les principaux responsables sont les gaz fluorés à fort potentiel de réchauffement climatique (GWP).

Bézard de l'Imec a déclaré : « Le problème avec les PFAS est que leurs molécules sont très stables. La lumière ou les réactions chimiques dans l'atmosphère ne suffisent pas à les décomposer. »

Il a mentionné que de nombreux mélanges de gaz alternatifs ayant une teneur plus élevée en oxygène sont plus faciles à dissocier et ont des valeurs de potentiel de réchauffement climatique plus faibles. Cependant, tout candidat doit démontrer des performances égales ou supérieures pour être pris en considération.

Mais la durabilité n’est pas seulement un défi spécifique à la gravure ou au dépôt. De la lithographie à l’emballage, il s’agit d’un défi industriel global où l’impact des nouveaux matériaux affectera l’ensemble de la fabrication des appareils.