Hotline Perkhidmatan
Kolumnis
Kolumnis
Terminologi asas pembungkusan lanjutan
2024-03-22
2813
Pembungkusan lanjutan ialah sorotan teknologi utama era "Lebih daripada Moore". Memandangkan pengecilan cip menjadi semakin mencabar dan mahal pada setiap nod proses, jurutera memilih untuk meletakkan berbilang cip ke dalam pembungkusan lanjutan dan bukannya mengecutkan cip individu lagi. Artikel ini akan memberikan pengenalan ringkas kepada sepuluh istilah yang paling biasa dalam teknologi pembungkusan termaju.
Pembungkusan 2.5D
Pembungkusan 2.5D ialah kemajuan daripada teknologi pembungkusan IC 2D tradisional, yang membolehkan penghalaan dan penggunaan spatial yang lebih halus. Dalam pembungkusan 2.5D, tindanan mati kosong atau peletakan bersebelahan terletak di atas interposer dengan silikon melalui silikon vias (TSV). Pangkalan, yang merupakan interposer, memudahkan sambungan antara cip.
Pembungkusan 2.5D biasanya digunakan dalam ASIC, FPGA, GPU dan kiub memori mewah. Pada tahun 2008, Xilinx membahagikan FPGA besarnya kepada empat cip yang lebih kecil dan menghasilkan lebih tinggi yang disambungkan melalui interposer silikon. Ini menandakan permulaan pembungkusan 2.5D, kemudian digunakan secara meluas untuk penyepaduan pemproses Memori Lebar Jalur Tinggi (HBM).
Pembungkusan 3D
Dalam pembungkusan IC 3D, tindanan die logik bersama-sama atau dengan tindanan die memori tanpa perlu membina System-on-Chip (SoC) yang besar. Mati kosong disambungkan melalui lapisan interposer aktif. Walaupun pembungkusan IC 2.5D menggunakan benjolan konduktif atau TSV untuk menyusun komponen pada interposer, pembungkusan IC 3D menghubungkan berbilang lapisan wafer silikon dengan komponen yang didayakan TSV.
Teknologi TSV berfungsi sebagai teknologi pemboleh yang penting dalam pembungkusan IC 2.5D dan 3D, dan industri semikonduktor telah menggunakan teknologi HBM untuk menghasilkan cip DRAM untuk pembungkusan IC 3D.
Chiplet
Di dalam pustaka chiplet, terdapat pelbagai cip modular yang boleh disepadukan ke dalam pembungkusan menggunakan teknologi sambung mati-ke-mati. Chiplet mewakili satu lagi bentuk pembungkusan IC 3D, yang membolehkan penyepaduan heterogen komponen CMOS dan bukan CMOS. Dalam erti kata lain, ia adalah System-on-Chips (SoCs) yang lebih kecil, dikenali sebagai chiplets, berbanding SoC yang besar dalam pakej.
Memecahkan SoC yang besar kepada cip yang lebih kecil menawarkan hasil yang lebih tinggi dan kos yang lebih rendah berbanding dengan cetakan kosong individu. Chiplet membolehkan pereka bentuk memanfaatkan pelbagai IP tanpa dikekang oleh nod proses atau teknologi pembuatan. Mereka boleh dibuat menggunakan pelbagai bahan, termasuk silikon, kaca, dan lamina.
Pembungkusan Kipas
Dalam pembungkusan kipas keluar, "sambungan" dikipas pada permukaan cip untuk memberikan lebih banyak I/O luaran. Ia menggunakan sebatian pengacuan epoksi (EMC) untuk membenamkan acuan kosong sepenuhnya, menghapuskan langkah-langkah proses seperti hentakan wafer, isian bawah, ikatan flip-cip, pembersihan, dispens bawah, penawar, dan keperluan untuk lapisan interposer, menjadikan penyepaduan heterogen lebih mudah.
Berbanding dengan jenis pembungkusan lain, teknologi fan-out menawarkan faktor bentuk yang lebih kecil dengan lebih banyak I/O. Pada 2016, ia membolehkan Apple menyepadukan pemproses aplikasi 16-nanometernya dengan DRAM mudah alih menggunakan teknologi pembungkusan TSMC ke dalam satu pakej untuk iPhone 7, menjadikan dirinya sebagai teknologi yang menonjol.
Pembungkusan Tahap Wafer Kipas (FOWLP)
Teknologi FOWLP ialah penambahbaikan pada pembungkusan aras wafer (WLP) yang membolehkan lebih banyak sambungan luaran untuk cip silikon. Ia melibatkan memasukkan cip dalam sebatian pengacuan epoksi, kemudian membina lapisan pengagihan semula berketumpatan tinggi (RDL) pada permukaan wafer dan menggunakan bola pateri untuk membentuk wafer yang disusun semula.
Lazimnya, wafer yang diproses terlebih dahulu dicincang menjadi dadu kosong individu, yang kemudiannya diserakkan dan diletakkan pada struktur pembawa, dengan celah diisi untuk membentuk wafer yang disusun semula. FOWLP menyediakan sejumlah besar sambungan antara pembungkusan dan papan litar aplikasi, dan kerana substrat lebih besar daripada acuan kosong, jarak cetakan kosong sebenarnya lebih santai.
Integrasi Heterogen
Penyepaduan heterogen melibatkan penggabungan komponen berbeza yang dihasilkan secara berasingan ke dalam pemasangan peringkat lebih tinggi, dengan itu meningkatkan kefungsian dan menambah baik ciri operasi. Akibatnya, pengeluar komponen semikonduktor boleh mengintegrasikan komponen berfungsi menggunakan aliran proses yang berbeza ke dalam satu komponen.
Penyepaduan heterogen adalah serupa dengan System-in-Package (SiP), tetapi bukannya menyepadukan berbilang mati kosong pada substrat tunggal, ia melibatkan penyepaduan berbilang IP dalam bentuk chiplet pada substrat tunggal. Konsep asas integrasi heterogen adalah untuk menggabungkan berbilang komponen dengan fungsi yang berbeza ke dalam pakej yang sama.
HBM
HBM ialah teknologi memori bertindan piawai yang menyediakan saluran lebar jalur tinggi untuk data dalam tindanan dan antara komponen memori dan logik. Pembungkusan HBM menyusun memori mati bersama-sama dan menghubungkannya melalui TSV untuk mencipta lebih banyak I/O dan lebar jalur.
HBM, piawaian JEDEC, menyepadukan berbilang lapisan komponen DRAM secara menegak dalam pakej bersama pemproses aplikasi, GPU dan SoC. HBM dilaksanakan terutamanya dalam bentuk pembungkusan 2.5D untuk pelayan mewah dan cip rangkaian. Versi terkini, HBM2, menangani had kapasiti dan kelajuan jam yang dilihat dalam versi HBM awal.
Interposer
Interposer ialah konduit untuk menghantar isyarat elektrik antara beberapa mati cip atau papan litar dalam pakej. Ia berfungsi sebagai antara muka elektrik antara soket atau penyambung, membolehkan isyarat untuk menempuh jarak yang lebih jauh dan menyambung ke soket lain pada papan.
Interposer boleh dibuat daripada bahan silikon atau organik, bertindak sebagai jambatan antara beberapa mati cip dan papan litar. Interposers silikon ialah teknologi terbukti yang terkenal dengan keupayaan pembentukan I/O dan TSV berketumpatan tinggi mereka, memainkan peranan penting dalam pembungkusan cip IC 2.5D dan 3D.
Lapisan Pengagihan semula
Lapisan pengagihan semula terdiri daripada sambung tembaga atau jejak yang digunakan untuk mewujudkan sambungan elektrik antara pelbagai bahagian bungkusan. Ia adalah lapisan dielektrik logam atau polimer tinggi yang membolehkan acuan kosong disusun dalam bungkusan, mengurangkan pic I/O pemasangan cip besar. Lapisan pengagihan semula telah menjadi sebahagian daripada penyelesaian pembungkusan 2.5D dan 3D, membolehkan cip di atasnya berkomunikasi antara satu sama lain melalui interposer.
Melalui-Silikon Melalui (TSV)
TSV ialah teknologi pemboleh utama untuk penyelesaian pembungkusan 2.5D dan 3D, yang melibatkan pengisian kuprum dalam wafer untuk menyediakan sambungan menegak melalui wafer silikon kosong. Ia merentasi keseluruhan cip untuk memudahkan sambungan elektrik, mewujudkan laluan terpendek dari satu sisi cip ke yang lain.
Proses ini melibatkan goresan melalui lubang atau rongga dari bahagian hadapan wafer ke kedalaman tertentu, menebatnya dan mengisinya dengan bahan konduktif (biasanya tembaga). Selepas fabrikasi cip, wafer ditipiskan dari bahagian belakang untuk mendedahkan Vias Melalui Silikon dan logam yang didepositkan di bahagian belakang wafer, melengkapkan sambungan TSV.
Pembungkusan 2.5D
Pembungkusan 2.5D ialah kemajuan daripada teknologi pembungkusan IC 2D tradisional, yang membolehkan penghalaan dan penggunaan spatial yang lebih halus. Dalam pembungkusan 2.5D, tindanan mati kosong atau peletakan bersebelahan terletak di atas interposer dengan silikon melalui silikon vias (TSV). Pangkalan, yang merupakan interposer, memudahkan sambungan antara cip.
Pembungkusan 2.5D biasanya digunakan dalam ASIC, FPGA, GPU dan kiub memori mewah. Pada tahun 2008, Xilinx membahagikan FPGA besarnya kepada empat cip yang lebih kecil dan menghasilkan lebih tinggi yang disambungkan melalui interposer silikon. Ini menandakan permulaan pembungkusan 2.5D, kemudian digunakan secara meluas untuk penyepaduan pemproses Memori Lebar Jalur Tinggi (HBM).
Gambarajah Skema Pembungkusan 2.5D
Pembungkusan 3D
Dalam pembungkusan IC 3D, tindanan die logik bersama-sama atau dengan tindanan die memori tanpa perlu membina System-on-Chip (SoC) yang besar. Mati kosong disambungkan melalui lapisan interposer aktif. Walaupun pembungkusan IC 2.5D menggunakan benjolan konduktif atau TSV untuk menyusun komponen pada interposer, pembungkusan IC 3D menghubungkan berbilang lapisan wafer silikon dengan komponen yang didayakan TSV.
Teknologi TSV berfungsi sebagai teknologi pemboleh yang penting dalam pembungkusan IC 2.5D dan 3D, dan industri semikonduktor telah menggunakan teknologi HBM untuk menghasilkan cip DRAM untuk pembungkusan IC 3D.
Dari pandangan keratan rentas pembungkusan 3D, dapat diperhatikan bahawa sambung menegak antara cip silikon dicapai melalui TSV tembaga logam.
Chiplet
Di dalam pustaka chiplet, terdapat pelbagai cip modular yang boleh disepadukan ke dalam pembungkusan menggunakan teknologi sambung mati-ke-mati. Chiplet mewakili satu lagi bentuk pembungkusan IC 3D, yang membolehkan penyepaduan heterogen komponen CMOS dan bukan CMOS. Dalam erti kata lain, ia adalah System-on-Chips (SoCs) yang lebih kecil, dikenali sebagai chiplets, berbanding SoC yang besar dalam pakej.
Memecahkan SoC yang besar kepada cip yang lebih kecil menawarkan hasil yang lebih tinggi dan kos yang lebih rendah berbanding dengan cetakan kosong individu. Chiplet membolehkan pereka bentuk memanfaatkan pelbagai IP tanpa dikekang oleh nod proses atau teknologi pembuatan. Mereka boleh dibuat menggunakan pelbagai bahan, termasuk silikon, kaca, dan lamina.
Sistem berasaskan Chiplet terdiri daripada berbilang chiplet pada lapisan interposer
Pembungkusan Kipas
Dalam pembungkusan kipas keluar, "sambungan" dikipas pada permukaan cip untuk memberikan lebih banyak I/O luaran. Ia menggunakan sebatian pengacuan epoksi (EMC) untuk membenamkan acuan kosong sepenuhnya, menghapuskan langkah-langkah proses seperti hentakan wafer, isian bawah, ikatan flip-cip, pembersihan, dispens bawah, penawar, dan keperluan untuk lapisan interposer, menjadikan penyepaduan heterogen lebih mudah.
Berbanding dengan jenis pembungkusan lain, teknologi fan-out menawarkan faktor bentuk yang lebih kecil dengan lebih banyak I/O. Pada 2016, ia membolehkan Apple menyepadukan pemproses aplikasi 16-nanometernya dengan DRAM mudah alih menggunakan teknologi pembungkusan TSMC ke dalam satu pakej untuk iPhone 7, menjadikan dirinya sebagai teknologi yang menonjol.
Pembungkusan Kipas
Pembungkusan Tahap Wafer Kipas (FOWLP)
Teknologi FOWLP ialah penambahbaikan pada pembungkusan aras wafer (WLP) yang membolehkan lebih banyak sambungan luaran untuk cip silikon. Ia melibatkan memasukkan cip dalam sebatian pengacuan epoksi, kemudian membina lapisan pengagihan semula berketumpatan tinggi (RDL) pada permukaan wafer dan menggunakan bola pateri untuk membentuk wafer yang disusun semula.
Lazimnya, wafer yang diproses terlebih dahulu dicincang menjadi dadu kosong individu, yang kemudiannya diserakkan dan diletakkan pada struktur pembawa, dengan celah diisi untuk membentuk wafer yang disusun semula. FOWLP menyediakan sejumlah besar sambungan antara pembungkusan dan papan litar aplikasi, dan kerana substrat lebih besar daripada acuan kosong, jarak cetakan kosong sebenarnya lebih santai.
Pembungkusan Kipas
Integrasi Heterogen
Penyepaduan heterogen melibatkan penggabungan komponen berbeza yang dihasilkan secara berasingan ke dalam pemasangan peringkat lebih tinggi, dengan itu meningkatkan kefungsian dan menambah baik ciri operasi. Akibatnya, pengeluar komponen semikonduktor boleh mengintegrasikan komponen berfungsi menggunakan aliran proses yang berbeza ke dalam satu komponen.
Penyepaduan heterogen adalah serupa dengan System-in-Package (SiP), tetapi bukannya menyepadukan berbilang mati kosong pada substrat tunggal, ia melibatkan penyepaduan berbilang IP dalam bentuk chiplet pada substrat tunggal. Konsep asas integrasi heterogen adalah untuk menggabungkan berbilang komponen dengan fungsi yang berbeza ke dalam pakej yang sama.
Blok Pembinaan Teknologi Integrasi Heterogen
HBM
HBM ialah teknologi memori bertindan piawai yang menyediakan saluran lebar jalur tinggi untuk data dalam tindanan dan antara komponen memori dan logik. Pembungkusan HBM menyusun memori mati bersama-sama dan menghubungkannya melalui TSV untuk mencipta lebih banyak I/O dan lebar jalur.
HBM, piawaian JEDEC, menyepadukan berbilang lapisan komponen DRAM secara menegak dalam pakej bersama pemproses aplikasi, GPU dan SoC. HBM dilaksanakan terutamanya dalam bentuk pembungkusan 2.5D untuk pelayan mewah dan cip rangkaian. Versi terkini, HBM2, menangani had kapasiti dan kelajuan jam yang dilihat dalam versi HBM awal.
HBM
Interposer
Interposer ialah konduit untuk menghantar isyarat elektrik antara beberapa mati cip atau papan litar dalam pakej. Ia berfungsi sebagai antara muka elektrik antara soket atau penyambung, membolehkan isyarat untuk menempuh jarak yang lebih jauh dan menyambung ke soket lain pada papan.
Interposer boleh dibuat daripada bahan silikon atau organik, bertindak sebagai jambatan antara beberapa mati cip dan papan litar. Interposers silikon ialah teknologi terbukti yang terkenal dengan keupayaan pembentukan I/O dan TSV berketumpatan tinggi mereka, memainkan peranan penting dalam pembungkusan cip IC 2.5D dan 3D.
Pelaksanaan Biasa Interposer dalam Pemisahan Sistem
Lapisan Pengagihan semula
Lapisan pengagihan semula terdiri daripada sambung tembaga atau jejak yang digunakan untuk mewujudkan sambungan elektrik antara pelbagai bahagian bungkusan. Ia adalah lapisan dielektrik logam atau polimer tinggi yang membolehkan acuan kosong disusun dalam bungkusan, mengurangkan pic I/O pemasangan cip besar. Lapisan pengagihan semula telah menjadi sebahagian daripada penyelesaian pembungkusan 2.5D dan 3D, membolehkan cip di atasnya berkomunikasi antara satu sama lain melalui interposer.
Pembungkusan Bersepadu Menggunakan Lapisan Pengagihan Semula
Melalui-Silikon Melalui (TSV)
TSV ialah teknologi pemboleh utama untuk penyelesaian pembungkusan 2.5D dan 3D, yang melibatkan pengisian kuprum dalam wafer untuk menyediakan sambungan menegak melalui wafer silikon kosong. Ia merentasi keseluruhan cip untuk memudahkan sambungan elektrik, mewujudkan laluan terpendek dari satu sisi cip ke yang lain.
Proses ini melibatkan goresan melalui lubang atau rongga dari bahagian hadapan wafer ke kedalaman tertentu, menebatnya dan mengisinya dengan bahan konduktif (biasanya tembaga). Selepas fabrikasi cip, wafer ditipiskan dari bahagian belakang untuk mendedahkan Vias Melalui Silikon dan logam yang didepositkan di bahagian belakang wafer, melengkapkan sambungan TSV.
Dalam pembungkusan TSV, cip DRAM dibumikan, ditembusi dan disambungkan kepada elektrod
Syor Berkaitan
粤公网安备44030002007346号