บริการสายด่วน
คอลัม
คอลัม
คำศัพท์พื้นฐานของบรรจุภัณฑ์ขั้นสูง
2024-03-22
2813
บรรจุภัณฑ์ขั้นสูงถือเป็นจุดเด่นทางเทคโนโลยีที่สำคัญของยุค "มากกว่ามัวร์" เนื่องจากการย่อขนาดชิปกลายเป็นเรื่องที่ท้าทายมากขึ้นและมีต้นทุนสูงในแต่ละโหนดกระบวนการ วิศวกรจึงเลือกที่จะวางชิปหลายตัวลงในบรรจุภัณฑ์ขั้นสูง แทนที่จะลดขนาดชิปแต่ละตัวลงอีก บทความนี้จะให้ข้อมูลเบื้องต้นโดยย่อเกี่ยวกับคำศัพท์ทั่วไปสิบคำในเทคโนโลยีบรรจุภัณฑ์ขั้นสูง
บรรจุภัณฑ์ 2.5D
บรรจุภัณฑ์ 2.5D เป็นความก้าวหน้าจากเทคโนโลยีบรรจุภัณฑ์ 2D IC แบบดั้งเดิม ช่วยให้กำหนดเส้นทางและใช้ประโยชน์เชิงพื้นที่ได้ดียิ่งขึ้น ในบรรจุภัณฑ์ 2.5D สแต็กแม่พิมพ์เปลือยหรือตำแหน่งวางเคียงข้างกันจะอยู่บนอินเทอร์โพเซอร์ที่มีจุดผ่านซิลิคอนทะลุซิลิคอน (TSV) ฐานซึ่งเป็นอินเทอร์โพเซอร์ช่วยอำนวยความสะดวกในการเชื่อมต่อระหว่างชิป
บรรจุภัณฑ์ 2.5D มักใช้ใน ASIC, FPGA, GPU และคิวบ์หน่วยความจำระดับไฮเอนด์ ในปี 2008 Xilinx ได้แบ่ง FPGA ขนาดใหญ่ออกเป็นชิปขนาดเล็กและให้ผลตอบแทนสูงกว่าสี่ตัวที่เชื่อมต่อผ่านซิลิคอนอินเตอร์โพเซอร์ นี่เป็นจุดเริ่มต้นของบรรจุภัณฑ์ 2.5D ซึ่งต่อมาได้นำไปใช้อย่างกว้างขวางสำหรับการบูรณาการโปรเซสเซอร์ High Bandwidth Memory (HBM)
บรรจุภัณฑ์ 3D
ในบรรจุภัณฑ์ 3D IC นั้น Logic Die จะซ้อนกันหรือกับ Memory Die Stack โดยไม่จำเป็นต้องสร้าง System-on-Chip (SoC) ขนาดใหญ่ แม่พิมพ์เปลือยเชื่อมต่อกันผ่านชั้นอินเทอร์โพเซอร์ที่ใช้งานอยู่ ในขณะที่บรรจุภัณฑ์ IC 2.5D ใช้การกระแทกที่เป็นสื่อกระแสไฟฟ้าหรือ TSV เพื่อซ้อนส่วนประกอบบนอินเทอร์โพเซอร์ บรรจุภัณฑ์ IC 3D จะเชื่อมต่อเวเฟอร์ซิลิคอนหลายชั้นกับส่วนประกอบที่เปิดใช้งาน TSV
เทคโนโลยี TSV ทำหน้าที่เป็นเทคโนโลยีการเปิดใช้งานที่สำคัญในบรรจุภัณฑ์ IC 2.5D และ 3D และอุตสาหกรรมเซมิคอนดักเตอร์ได้ใช้เทคโนโลยี HBM เพื่อผลิตชิป DRAM สำหรับบรรจุภัณฑ์ 3D IC
ชิปเล็ต
ภายในคลังชิปเล็ต มีชิปโมดูลาร์หลากหลายประเภทที่สามารถรวมเข้ากับบรรจุภัณฑ์โดยใช้เทคโนโลยีการเชื่อมต่อแบบ Die-to-die ชิปเล็ตเป็นตัวแทนของบรรจุภัณฑ์ IC 3D อีกรูปแบบหนึ่ง ซึ่งช่วยให้สามารถบูรณาการส่วนประกอบ CMOS และที่ไม่ใช่ CMOS ได้อย่างหลากหลาย กล่าวอีกนัยหนึ่ง พวกมันมีขนาดเล็กกว่า System-on-Chips (SoCs) หรือที่เรียกว่าชิปเล็ต แทนที่จะเป็น SoC ขนาดใหญ่ภายในแพ็คเกจ
การแยก SoC ขนาดใหญ่ออกเป็นชิปที่มีขนาดเล็กลงจะให้ผลตอบแทนที่สูงกว่าและต้นทุนที่ต่ำกว่าเมื่อเปรียบเทียบกับ Bare Die แต่ละตัว Chiplets ช่วยให้นักออกแบบสามารถใช้ประโยชน์จาก IP ต่างๆ ได้โดยไม่ถูกจำกัดโดยโหนดกระบวนการหรือเทคโนโลยีการผลิต สามารถประดิษฐ์ขึ้นโดยใช้วัสดุหลากหลายประเภท เช่น ซิลิคอน แก้ว และลามิเนต
บรรจุภัณฑ์แบบคลี่ออก
ในบรรจุภัณฑ์แบบกระจายออก "การเชื่อมต่อ" จะถูกกระจายออกบนพื้นผิวชิปเพื่อให้มี I/O ภายนอกมากขึ้น ใช้สารประกอบการขึ้นรูปแบบอีพอกซี (EMC) เพื่อฝังแม่พิมพ์เปลือยทั้งหมด โดยขจัดขั้นตอนกระบวนการต่างๆ เช่น การชนแผ่นเวเฟอร์ การเติมด้านล่าง การติดฟลิปชิป การทำความสะอาด การจ่ายด้านล่าง การบ่ม และความจำเป็นสำหรับชั้นอินเทอร์โพเซอร์ ทำให้การรวมแบบต่างกันง่ายขึ้น
เมื่อเปรียบเทียบกับบรรจุภัณฑ์ประเภทอื่นๆ เทคโนโลยีการกระจายออกมีฟอร์มแฟคเตอร์ที่เล็กกว่าและมี I/O มากกว่า ในปี 2016 Apple สามารถรวมโปรเซสเซอร์แอปพลิเคชันขนาด 16 นาโนเมตรเข้ากับ DRAM บนมือถือโดยใช้เทคโนโลยีบรรจุภัณฑ์ของ TSMC ให้เป็นแพ็คเกจเดียวสำหรับ iPhone 7 ซึ่งทำให้ตนเองมีความโดดเด่นทางเทคโนโลยี
บรรจุภัณฑ์ระดับเวเฟอร์แบบกระจายออก (FOWLP)
เทคโนโลยี FOWLP เป็นการปรับปรุงบรรจุภัณฑ์ระดับเวเฟอร์ (WLP) ซึ่งช่วยให้สามารถเชื่อมต่อชิปซิลิคอนภายนอกได้มากขึ้น โดยเกี่ยวข้องกับการฝังชิปในสารประกอบการขึ้นรูปอีพอกซี จากนั้นสร้างชั้นกระจายความหนาแน่นสูง (RDL) บนพื้นผิวเวเฟอร์ และใช้ลูกบอลประสานเพื่อสร้างเวเฟอร์ที่สร้างใหม่
โดยทั่วไปแล้ว เวเฟอร์ที่ผ่านการแปรรูปจะถูกหั่นเป็นลูกเต๋าเป็นชิ้นๆ ก่อน จากนั้นจึงกระจายออกไปและวางบนโครงสร้างพาหะ โดยมีช่องว่างเติมเต็มเพื่อสร้างเวเฟอร์ที่สร้างขึ้นใหม่ FOWLP ให้การเชื่อมต่อจำนวนมากระหว่างบรรจุภัณฑ์และแผงวงจรการใช้งาน และเนื่องจากวัสดุพิมพ์มีขนาดใหญ่กว่าแม่พิมพ์เปล่า ระยะห่างของแม่พิมพ์เปล่าจึงผ่อนคลายมากขึ้น
บูรณาการที่แตกต่างกัน
การบูรณาการแบบต่างกันเกี่ยวข้องกับการรวมส่วนประกอบต่างๆ ที่ผลิตแยกกันเข้ากับชุดประกอบระดับที่สูงกว่า ซึ่งจะช่วยปรับปรุงฟังก์ชันการทำงานและปรับปรุงคุณลักษณะการปฏิบัติงาน ด้วยเหตุนี้ ผู้ผลิตส่วนประกอบเซมิคอนดักเตอร์จึงสามารถรวมส่วนประกอบที่ใช้งานได้โดยใช้กระบวนการที่แตกต่างกันให้เป็นส่วนประกอบเดียว
การบูรณาการแบบต่างกันจะคล้ายคลึงกับ System-in-Package (SiP) แต่แทนที่จะรวมแบร์ดดายหลายตัวไว้บนวัสดุพิมพ์เดียว กลับเกี่ยวข้องกับการรวม IP หลายตัวในรูปแบบของชิปเล็ตบนวัสดุพิมพ์เดียว แนวคิดพื้นฐานของการรวมแบบต่างกันคือการรวมส่วนประกอบหลายรายการที่มีฟังก์ชันการทำงานที่แตกต่างกันเข้าไว้ในแพ็คเกจเดียวกัน
HBM
HBM เป็นเทคโนโลยีหน่วยความจำแบบสแต็กมาตรฐานที่ให้ช่องสัญญาณแบนด์วิธสูงสำหรับข้อมูลภายในสแต็กและระหว่างหน่วยความจำและส่วนประกอบลอจิก บรรจุภัณฑ์ HBM จะสแต็กหน่วยความจำเข้าด้วยกันและเชื่อมต่อผ่าน TSV เพื่อสร้าง I/O และแบนด์วิดท์มากขึ้น
HBM ซึ่งเป็นมาตรฐาน JEDEC ผสานรวมส่วนประกอบ DRAM หลายเลเยอร์ในแนวตั้งภายในแพ็คเกจควบคู่ไปกับโปรเซสเซอร์แอปพลิเคชัน, GPU และ SoC HBM ได้รับการปรับใช้เป็นหลักในรูปแบบของบรรจุภัณฑ์ 2.5D สำหรับเซิร์ฟเวอร์ระดับไฮเอนด์และชิปเครือข่าย HBM2 เวอร์ชันล่าสุด จัดการกับข้อจำกัดด้านความจุและความเร็วสัญญาณนาฬิกาที่พบในเวอร์ชัน HBM เริ่มต้น
อินเตอร์โพเซอร์
อินเทอร์โพเซอร์เป็นท่อร้อยสายสำหรับส่งสัญญาณไฟฟ้าระหว่างชิปหลายตัวหรือแผงวงจรภายในแพ็คเกจ ทำหน้าที่เป็นอินเทอร์เฟซทางไฟฟ้าระหว่างซ็อกเก็ตหรือขั้วต่อ ช่วยให้สัญญาณสามารถเดินทางในระยะทางที่ไกลขึ้นและเชื่อมต่อกับซ็อกเก็ตอื่นๆ บนบอร์ดได้
อินเทอร์โพเซอร์อาจทำจากซิลิคอนหรือวัสดุอินทรีย์ ซึ่งทำหน้าที่เป็นสะพานเชื่อมระหว่างชิปหลายตัวกับแผงวงจร ซิลิคอนอินเตอร์โพเซอร์เป็นเทคโนโลยีที่ได้รับการพิสูจน์แล้วซึ่งเป็นที่รู้จักในด้านความสามารถในการสร้าง I/O และ TSV ความหนาแน่นสูง ซึ่งมีบทบาทสำคัญในบรรจุภัณฑ์ชิป IC 2.5D และ 3D
เลเยอร์การแจกจ่ายซ้ำ
ชั้นการกระจายซ้ำประกอบด้วยการเชื่อมต่อระหว่างกันด้วยทองแดงหรือร่องรอยที่ใช้เพื่อสร้างการเชื่อมต่อทางไฟฟ้าระหว่างส่วนต่างๆ ของบรรจุภัณฑ์ เป็นชั้นไดอิเล็กตริกที่เป็นโลหะหรือโพลีเมอร์สูงที่ช่วยให้สามารถซ้อนดายเปลือยในบรรจุภัณฑ์ได้ ช่วยลดระยะพิทช์ I/O ของส่วนประกอบชิปขนาดใหญ่ เลเยอร์การกระจายซ้ำได้กลายเป็นส่วนสำคัญของโซลูชันบรรจุภัณฑ์ 2.5D และ 3D ซึ่งช่วยให้ชิปบนเลเยอร์สามารถสื่อสารระหว่างกันผ่านอินเทอร์โพเซอร์
ทรู-ซิลิคอน ไว (TSV)
TSV เป็นเทคโนโลยีที่สำคัญสำหรับโซลูชันบรรจุภัณฑ์ 2.5D และ 3D ซึ่งเกี่ยวข้องกับการเติมทองแดงในเวเฟอร์เพื่อให้การเชื่อมต่อในแนวตั้งผ่านเวเฟอร์ซิลิคอนเปลือย โดยจะลัดเลาะไปตามชิปทั้งหมดเพื่ออำนวยความสะดวกในการเชื่อมต่อไฟฟ้า ทำให้เกิดเส้นทางที่สั้นที่สุดจากด้านหนึ่งของชิปไปยังอีกด้าน
กระบวนการนี้เกี่ยวข้องกับการกัดรูทะลุหรือโพรงจากด้านหน้าของแผ่นเวเฟอร์จนถึงระดับความลึกที่กำหนด หุ้มฉนวน และเติมวัสดุที่เป็นสื่อกระแสไฟฟ้า (โดยทั่วไปคือทองแดง) หลังจากการผลิตชิป แผ่นเวเฟอร์จะถูกทำให้บางลงจากด้านหลังเพื่อให้เห็น Vias แบบ Through-Silicon และโลหะที่สะสมอยู่ที่ด้านหลังของแผ่นเวเฟอร์ การเชื่อมต่อระหว่างกันของ TSV เสร็จสมบูรณ์
บรรจุภัณฑ์ 2.5D
บรรจุภัณฑ์ 2.5D เป็นความก้าวหน้าจากเทคโนโลยีบรรจุภัณฑ์ 2D IC แบบดั้งเดิม ช่วยให้กำหนดเส้นทางและใช้ประโยชน์เชิงพื้นที่ได้ดียิ่งขึ้น ในบรรจุภัณฑ์ 2.5D สแต็กแม่พิมพ์เปลือยหรือตำแหน่งวางเคียงข้างกันจะอยู่บนอินเทอร์โพเซอร์ที่มีจุดผ่านซิลิคอนทะลุซิลิคอน (TSV) ฐานซึ่งเป็นอินเทอร์โพเซอร์ช่วยอำนวยความสะดวกในการเชื่อมต่อระหว่างชิป
บรรจุภัณฑ์ 2.5D มักใช้ใน ASIC, FPGA, GPU และคิวบ์หน่วยความจำระดับไฮเอนด์ ในปี 2008 Xilinx ได้แบ่ง FPGA ขนาดใหญ่ออกเป็นชิปขนาดเล็กและให้ผลตอบแทนสูงกว่าสี่ตัวที่เชื่อมต่อผ่านซิลิคอนอินเตอร์โพเซอร์ นี่เป็นจุดเริ่มต้นของบรรจุภัณฑ์ 2.5D ซึ่งต่อมาได้นำไปใช้อย่างกว้างขวางสำหรับการบูรณาการโปรเซสเซอร์ High Bandwidth Memory (HBM)
แผนผังบรรจุภัณฑ์ 2.5D
บรรจุภัณฑ์ 3D
ในบรรจุภัณฑ์ 3D IC นั้น Logic Die จะซ้อนกันหรือกับ Memory Die Stack โดยไม่จำเป็นต้องสร้าง System-on-Chip (SoC) ขนาดใหญ่ แม่พิมพ์เปลือยเชื่อมต่อกันผ่านชั้นอินเทอร์โพเซอร์ที่ใช้งานอยู่ ในขณะที่บรรจุภัณฑ์ IC 2.5D ใช้การกระแทกที่เป็นสื่อกระแสไฟฟ้าหรือ TSV เพื่อซ้อนส่วนประกอบบนอินเทอร์โพเซอร์ บรรจุภัณฑ์ IC 3D จะเชื่อมต่อเวเฟอร์ซิลิคอนหลายชั้นกับส่วนประกอบที่เปิดใช้งาน TSV
เทคโนโลยี TSV ทำหน้าที่เป็นเทคโนโลยีการเปิดใช้งานที่สำคัญในบรรจุภัณฑ์ IC 2.5D และ 3D และอุตสาหกรรมเซมิคอนดักเตอร์ได้ใช้เทคโนโลยี HBM เพื่อผลิตชิป DRAM สำหรับบรรจุภัณฑ์ 3D IC
จากมุมมองภาคตัดขวางของบรรจุภัณฑ์ 3 มิติ สังเกตได้ว่าการเชื่อมต่อในแนวตั้งระหว่างชิปซิลิคอนทำได้ผ่าน TSV ที่เป็นโลหะทองแดง
ชิปเล็ต
ภายในคลังชิปเล็ต มีชิปโมดูลาร์หลากหลายประเภทที่สามารถรวมเข้ากับบรรจุภัณฑ์โดยใช้เทคโนโลยีการเชื่อมต่อแบบ Die-to-die ชิปเล็ตเป็นตัวแทนของบรรจุภัณฑ์ IC 3D อีกรูปแบบหนึ่ง ซึ่งช่วยให้สามารถบูรณาการส่วนประกอบ CMOS และที่ไม่ใช่ CMOS ได้อย่างหลากหลาย กล่าวอีกนัยหนึ่ง พวกมันมีขนาดเล็กกว่า System-on-Chips (SoCs) หรือที่เรียกว่าชิปเล็ต แทนที่จะเป็น SoC ขนาดใหญ่ภายในแพ็คเกจ
การแยก SoC ขนาดใหญ่ออกเป็นชิปที่มีขนาดเล็กลงจะให้ผลตอบแทนที่สูงกว่าและต้นทุนที่ต่ำกว่าเมื่อเปรียบเทียบกับ Bare Die แต่ละตัว Chiplets ช่วยให้นักออกแบบสามารถใช้ประโยชน์จาก IP ต่างๆ ได้โดยไม่ถูกจำกัดโดยโหนดกระบวนการหรือเทคโนโลยีการผลิต สามารถประดิษฐ์ขึ้นโดยใช้วัสดุหลากหลายประเภท เช่น ซิลิคอน แก้ว และลามิเนต
ระบบที่ใช้ชิปเล็ตประกอบด้วยชิปเล็ตหลายตัวบนเลเยอร์อินเทอร์โพเซอร์
บรรจุภัณฑ์แบบคลี่ออก
ในบรรจุภัณฑ์แบบกระจายออก "การเชื่อมต่อ" จะถูกกระจายออกบนพื้นผิวชิปเพื่อให้มี I/O ภายนอกมากขึ้น ใช้สารประกอบการขึ้นรูปแบบอีพอกซี (EMC) เพื่อฝังแม่พิมพ์เปลือยทั้งหมด โดยขจัดขั้นตอนกระบวนการต่างๆ เช่น การชนแผ่นเวเฟอร์ การเติมด้านล่าง การติดฟลิปชิป การทำความสะอาด การจ่ายด้านล่าง การบ่ม และความจำเป็นสำหรับชั้นอินเทอร์โพเซอร์ ทำให้การรวมแบบต่างกันง่ายขึ้น
เมื่อเปรียบเทียบกับบรรจุภัณฑ์ประเภทอื่นๆ เทคโนโลยีการกระจายออกมีฟอร์มแฟคเตอร์ที่เล็กกว่าและมี I/O มากกว่า ในปี 2016 Apple สามารถรวมโปรเซสเซอร์แอปพลิเคชันขนาด 16 นาโนเมตรเข้ากับ DRAM บนมือถือโดยใช้เทคโนโลยีบรรจุภัณฑ์ของ TSMC ให้เป็นแพ็คเกจเดียวสำหรับ iPhone 7 ซึ่งทำให้ตนเองมีความโดดเด่นทางเทคโนโลยี
บรรจุภัณฑ์แบบคลี่ออก
บรรจุภัณฑ์ระดับเวเฟอร์แบบกระจายออก (FOWLP)
เทคโนโลยี FOWLP เป็นการปรับปรุงบรรจุภัณฑ์ระดับเวเฟอร์ (WLP) ซึ่งช่วยให้สามารถเชื่อมต่อชิปซิลิคอนภายนอกได้มากขึ้น โดยเกี่ยวข้องกับการฝังชิปในสารประกอบการขึ้นรูปอีพอกซี จากนั้นสร้างชั้นกระจายความหนาแน่นสูง (RDL) บนพื้นผิวเวเฟอร์ และใช้ลูกบอลประสานเพื่อสร้างเวเฟอร์ที่สร้างใหม่
โดยทั่วไปแล้ว เวเฟอร์ที่ผ่านการแปรรูปจะถูกหั่นเป็นลูกเต๋าเป็นชิ้นๆ ก่อน จากนั้นจึงกระจายออกไปและวางบนโครงสร้างพาหะ โดยมีช่องว่างเติมเต็มเพื่อสร้างเวเฟอร์ที่สร้างขึ้นใหม่ FOWLP ให้การเชื่อมต่อจำนวนมากระหว่างบรรจุภัณฑ์และแผงวงจรการใช้งาน และเนื่องจากวัสดุพิมพ์มีขนาดใหญ่กว่าแม่พิมพ์เปล่า ระยะห่างของแม่พิมพ์เปล่าจึงผ่อนคลายมากขึ้น
บรรจุภัณฑ์แบบคลี่ออก
บูรณาการที่แตกต่างกัน
การบูรณาการแบบต่างกันเกี่ยวข้องกับการรวมส่วนประกอบต่างๆ ที่ผลิตแยกกันเข้ากับชุดประกอบระดับที่สูงกว่า ซึ่งจะช่วยปรับปรุงฟังก์ชันการทำงานและปรับปรุงคุณลักษณะการปฏิบัติงาน ด้วยเหตุนี้ ผู้ผลิตส่วนประกอบเซมิคอนดักเตอร์จึงสามารถรวมส่วนประกอบที่ใช้งานได้โดยใช้กระบวนการที่แตกต่างกันให้เป็นส่วนประกอบเดียว
การบูรณาการแบบต่างกันจะคล้ายคลึงกับ System-in-Package (SiP) แต่แทนที่จะรวมแบร์ดดายหลายตัวไว้บนวัสดุพิมพ์เดียว กลับเกี่ยวข้องกับการรวม IP หลายตัวในรูปแบบของชิปเล็ตบนวัสดุพิมพ์เดียว แนวคิดพื้นฐานของการรวมแบบต่างกันคือการรวมส่วนประกอบหลายรายการที่มีฟังก์ชันการทำงานที่แตกต่างกันเข้าไว้ในแพ็คเกจเดียวกัน
Building Blocks ของเทคโนโลยีบูรณาการที่แตกต่างกัน
HBM
HBM เป็นเทคโนโลยีหน่วยความจำแบบสแต็กมาตรฐานที่ให้ช่องสัญญาณแบนด์วิธสูงสำหรับข้อมูลภายในสแต็กและระหว่างหน่วยความจำและส่วนประกอบลอจิก บรรจุภัณฑ์ HBM จะสแต็กหน่วยความจำเข้าด้วยกันและเชื่อมต่อผ่าน TSV เพื่อสร้าง I/O และแบนด์วิดท์มากขึ้น
HBM ซึ่งเป็นมาตรฐาน JEDEC ผสานรวมส่วนประกอบ DRAM หลายเลเยอร์ในแนวตั้งภายในแพ็คเกจควบคู่ไปกับโปรเซสเซอร์แอปพลิเคชัน, GPU และ SoC HBM ได้รับการปรับใช้เป็นหลักในรูปแบบของบรรจุภัณฑ์ 2.5D สำหรับเซิร์ฟเวอร์ระดับไฮเอนด์และชิปเครือข่าย HBM2 เวอร์ชันล่าสุด จัดการกับข้อจำกัดด้านความจุและความเร็วสัญญาณนาฬิกาที่พบในเวอร์ชัน HBM เริ่มต้น
HBM
อินเตอร์โพเซอร์
อินเทอร์โพเซอร์เป็นท่อร้อยสายสำหรับส่งสัญญาณไฟฟ้าระหว่างชิปหลายตัวหรือแผงวงจรภายในแพ็คเกจ ทำหน้าที่เป็นอินเทอร์เฟซทางไฟฟ้าระหว่างซ็อกเก็ตหรือขั้วต่อ ช่วยให้สัญญาณสามารถเดินทางในระยะทางที่ไกลขึ้นและเชื่อมต่อกับซ็อกเก็ตอื่นๆ บนบอร์ดได้
อินเทอร์โพเซอร์อาจทำจากซิลิคอนหรือวัสดุอินทรีย์ ซึ่งทำหน้าที่เป็นสะพานเชื่อมระหว่างชิปหลายตัวกับแผงวงจร ซิลิคอนอินเตอร์โพเซอร์เป็นเทคโนโลยีที่ได้รับการพิสูจน์แล้วซึ่งเป็นที่รู้จักในด้านความสามารถในการสร้าง I/O และ TSV ความหนาแน่นสูง ซึ่งมีบทบาทสำคัญในบรรจุภัณฑ์ชิป IC 2.5D และ 3D
การใช้งานทั่วไปของ Interposer ในการแบ่งพาร์ติชันระบบ
เลเยอร์การแจกจ่ายซ้ำ
ชั้นการกระจายซ้ำประกอบด้วยการเชื่อมต่อระหว่างกันด้วยทองแดงหรือร่องรอยที่ใช้เพื่อสร้างการเชื่อมต่อทางไฟฟ้าระหว่างส่วนต่างๆ ของบรรจุภัณฑ์ เป็นชั้นไดอิเล็กตริกที่เป็นโลหะหรือโพลีเมอร์สูงที่ช่วยให้สามารถซ้อนดายเปลือยในบรรจุภัณฑ์ได้ ช่วยลดระยะพิทช์ I/O ของส่วนประกอบชิปขนาดใหญ่ เลเยอร์การกระจายซ้ำได้กลายเป็นส่วนสำคัญของโซลูชันบรรจุภัณฑ์ 2.5D และ 3D ซึ่งช่วยให้ชิปบนเลเยอร์สามารถสื่อสารระหว่างกันผ่านอินเทอร์โพเซอร์
บรรจุภัณฑ์แบบรวมโดยใช้เลเยอร์การแจกจ่ายซ้ำ
ทรู-ซิลิคอน ไว (TSV)
TSV เป็นเทคโนโลยีที่สำคัญสำหรับโซลูชันบรรจุภัณฑ์ 2.5D และ 3D ซึ่งเกี่ยวข้องกับการเติมทองแดงในเวเฟอร์เพื่อให้การเชื่อมต่อในแนวตั้งผ่านเวเฟอร์ซิลิคอนเปลือย โดยจะลัดเลาะไปตามชิปทั้งหมดเพื่ออำนวยความสะดวกในการเชื่อมต่อไฟฟ้า ทำให้เกิดเส้นทางที่สั้นที่สุดจากด้านหนึ่งของชิปไปยังอีกด้าน
กระบวนการนี้เกี่ยวข้องกับการกัดรูทะลุหรือโพรงจากด้านหน้าของแผ่นเวเฟอร์จนถึงระดับความลึกที่กำหนด หุ้มฉนวน และเติมวัสดุที่เป็นสื่อกระแสไฟฟ้า (โดยทั่วไปคือทองแดง) หลังจากการผลิตชิป แผ่นเวเฟอร์จะถูกทำให้บางลงจากด้านหลังเพื่อให้เห็น Vias แบบ Through-Silicon และโลหะที่สะสมอยู่ที่ด้านหลังของแผ่นเวเฟอร์ การเชื่อมต่อระหว่างกันของ TSV เสร็จสมบูรณ์
ในบรรจุภัณฑ์ TSV ชิป DRAM จะถูกต่อสายดิน เจาะ และเชื่อมต่อกับอิเล็กโทรด
คำแนะนำที่เกี่ยวข้อง
粤公网安备44030002007346号