hotline
columnist
columnist
Basisterminologie van geavanceerde verpakkingen
2024-03-22
2813
Geavanceerde verpakkingen zijn een belangrijk technologisch hoogtepunt uit het ‘More than Moore’-tijdperk. Omdat chipminiaturisatie op elk procesknooppunt steeds uitdagender en duurder wordt, kiezen ingenieurs ervoor om meerdere chips in een geavanceerde verpakking te plaatsen in plaats van individuele chips verder te verkleinen. Dit artikel geeft een korte introductie tot de tien meest voorkomende termen in de geavanceerde verpakkingstechnologie.
2.5D verpakking
2.5D-verpakkingen zijn een vooruitgang ten opzichte van de traditionele 2D IC-verpakkingstechnologie, waardoor verfijndere routing en ruimtelijk gebruik mogelijk zijn. In 2.5D-verpakkingen zitten kale stapels of plaatsingen naast elkaar bovenop een interposer met silicium-door-silicium-via's (TSV's). De basis, de interposer, vergemakkelijkt de connectiviteit tussen de chips.
2.5D-verpakkingen worden vaak gebruikt in hoogwaardige ASIC's, FPGA's, GPU's en geheugenkubussen. In 2008 verdeelde Xilinx zijn grote FPGA in vier kleinere chips met een hoger rendement die met elkaar verbonden waren via een silicium-interposer. Dit markeerde het begin van 2.5D-verpakkingen, die later op grote schaal werden toegepast voor processorintegratie met High Bandwidth Memory (HBM).
3D-verpakking
In 3D IC-verpakkingen worden logische matrijzen op elkaar gestapeld of met geheugendiestapels zonder dat er een grote System-on-Chip (SoC) hoeft te worden geconstrueerd. De kale matrijzen zijn met elkaar verbonden via een actieve tussenlaag. Terwijl 2.5D IC-verpakkingen gebruik maken van geleidende bobbels of TSV's om componenten op de interposer te stapelen, verbindt 3D IC-verpakkingen meerdere lagen siliciumwafels met TSV-compatibele componenten.
TSV-technologie fungeert als een cruciale ontsluitende technologie in 2.5D- en 3D-IC-verpakkingen, en de halfgeleiderindustrie gebruikt HBM-technologie om DRAM-chips voor 3D IC-verpakkingen te produceren.
chiplet
Binnen de chipletbibliotheek bestaat een reeks modulaire chips die in verpakkingen kunnen worden geïntegreerd met behulp van die-to-die interconnect-technologie. Chiplets vertegenwoordigen een andere vorm van 3D IC-verpakking, die de heterogene integratie van CMOS- en niet-CMOS-componenten mogelijk maakt. Met andere woorden: het zijn kleinere System-on-Chips (SoC's), ook wel chiplets genoemd, in plaats van de grote SoC's in het pakket.
Het opsplitsen van grote SoC's in kleinere chips biedt hogere opbrengsten en lagere kosten in vergelijking met individuele kale dies. Met chiplets kunnen ontwerpers verschillende IP's gebruiken zonder te worden beperkt door procesknooppunten of productietechnologieën. Ze kunnen worden vervaardigd met behulp van een verscheidenheid aan materialen, waaronder silicium, glas en laminaat.
Fan-out-verpakking
Bij fan-out-verpakkingen worden de "verbindingen" uitgewaaierd op het chipoppervlak om meer externe I/O te bieden. Het maakt gebruik van epoxyvormmassa (EMC) om kale matrijzen volledig in te bedden, waardoor processtappen zoals botsen van wafers, underfill, flip-chip bonding, reinigen, bodemafgifte, uitharding en de noodzaak van een tussenlaag worden geëlimineerd, waardoor heterogene integratie eenvoudiger wordt.
Vergeleken met andere verpakkingstypes biedt fan-out-technologie kleinere vormfactoren met meer I/O. In 2016 stelde het Apple in staat zijn 16-nanometer applicatieprocessor met mobiele DRAM met behulp van de verpakkingstechnologie van TSMC te integreren in één pakket voor de iPhone 7, waarmee het zichzelf vestigde als een technologisch hoogtepunt.
Fan-out verpakking op waferniveau (FOWLP)
FOWLP-technologie is een verbetering ten opzichte van wafer-level packing (WLP) die meer externe verbindingen voor siliciumchips mogelijk maakt. Het omvat het inbedden van de chip in een epoxyvormmassa, vervolgens het construeren van een herverdelingslaag met hoge dichtheid (RDL) op het wafeloppervlak en het aanbrengen van soldeerballen om een gereconstitueerde wafel te vormen.
Typisch worden verwerkte wafels eerst in individuele kale matrijzen gesneden, die vervolgens worden verspreid en op een dragerstructuur worden geplaatst, waarbij de gaten worden opgevuld om de gereconstitueerde wafel te vormen. FOWLP biedt een aanzienlijk aantal verbindingen tussen de verpakking en de printplaat van de toepassing, en omdat het substraat groter is dan de kale matrijs, is de afstand tussen de kale matrijzen eigenlijk meer ontspannen.
heterogene integratie
Heterogene integratie omvat het combineren van afzonderlijk vervaardigde verschillende componenten tot een assemblage op een hoger niveau, waardoor de functionaliteit wordt verbeterd en de operationele kenmerken worden verbeterd. Als gevolg hiervan kunnen fabrikanten van halfgeleidercomponenten functionele componenten integreren met behulp van verschillende processtromen in één component.
Heterogene integratie is vergelijkbaar met System-in-Package (SiP), maar in plaats van meerdere kale dies op één substraat te integreren, gaat het om de integratie van meerdere IP's in de vorm van chiplets op één enkel substraat. Het fundamentele concept van heterogene integratie is het combineren van meerdere componenten met verschillende functionaliteiten in hetzelfde pakket.
HBM
HBM is een gestandaardiseerde gestapelde geheugentechnologie die kanalen met hoge bandbreedte biedt voor gegevens binnen de stapel en tussen geheugen en logische componenten. HBM-verpakkingen stapelen geheugenchips op elkaar en verbinden ze via TSV's om meer I/O's en bandbreedte te creëren.
HBM, een JEDEC-standaard, integreert verticaal meerdere lagen DRAM-componenten binnen het pakket, naast applicatieprocessors, GPU's en SoC's. HBM wordt voornamelijk geïmplementeerd in de vorm van 2.5D-verpakkingen voor high-end servers en netwerkchips. De nieuwste versie, HBM2, pakt de capaciteits- en kloksnelheidsbeperkingen aan die te zien waren in de oorspronkelijke HBM-versie.
tussenpersoon
Een interposer is een kanaal voor het verzenden van elektrische signalen tussen meerdere chipchips of printplaten binnen een pakket. Het dient als de elektrische interface tussen stopcontacten of connectoren, waardoor signalen langere afstanden kunnen afleggen en verbinding kunnen maken met andere stopcontacten op het bord.
Interposers kunnen gemaakt zijn van silicium of organische materialen en fungeren als een brug tussen meerdere chipdies en printplaten. Silicium-interposers zijn een beproefde technologie die bekend staat om hun I/O- en TSV-vormingsmogelijkheden met hoge dichtheid, en spelen een cruciale rol bij het verpakken van 2.5D- en 3D-IC-chips.
Herverdelingslaag
De herverdelingslaag bestaat uit koperen verbindingen of sporen die worden gebruikt om elektrische verbindingen tot stand te brengen tussen verschillende delen van de verpakking. Het is een diëlektrische laag van metaal of hoogpolymeer waarmee kale matrijzen in de behuizing kunnen worden gestapeld, waardoor de I/O-pitch van grote chipassemblages wordt verminderd. De herverdelingslaag is een integraal onderdeel geworden van 2.5D- en 3D-verpakkingsoplossingen, waardoor chips daarop via de interposer met elkaar kunnen communiceren.
Door-silicium via (TSV)
TSV is een sleuteltechnologie voor 2.5D- en 3D-verpakkingsoplossingen, waarbij koper in wafers wordt gevuld om verticale verbindingen tot stand te brengen via kale siliciumwafels. Het doorkruist de hele chip om elektrische verbindingen te vergemakkelijken, waardoor het kortste pad van de ene kant van de chip naar de andere ontstaat.
Het proces omvat het etsen van doorlopende gaten of holtes vanaf de voorkant van de wafer tot een bepaalde diepte, het isoleren ervan en het vullen ervan met geleidend materiaal (meestal koper). Na de chipfabricage wordt de wafer vanaf de achterkant dunner gemaakt om de Through-Silicon Vias en het metaal dat op de achterkant van de wafer is afgezet bloot te leggen, waardoor de TSV-verbindingen worden voltooid.
2.5D verpakking
2.5D-verpakkingen zijn een vooruitgang ten opzichte van de traditionele 2D IC-verpakkingstechnologie, waardoor verfijndere routing en ruimtelijk gebruik mogelijk zijn. In 2.5D-verpakkingen zitten kale stapels of plaatsingen naast elkaar bovenop een interposer met silicium-door-silicium-via's (TSV's). De basis, de interposer, vergemakkelijkt de connectiviteit tussen de chips.
2.5D-verpakkingen worden vaak gebruikt in hoogwaardige ASIC's, FPGA's, GPU's en geheugenkubussen. In 2008 verdeelde Xilinx zijn grote FPGA in vier kleinere chips met een hoger rendement die met elkaar verbonden waren via een silicium-interposer. Dit markeerde het begin van 2.5D-verpakkingen, die later op grote schaal werden toegepast voor processorintegratie met High Bandwidth Memory (HBM).
Schematisch diagram van 2.5D-verpakking
3D-verpakking
In 3D IC-verpakkingen worden logische matrijzen op elkaar gestapeld of met geheugendiestapels zonder dat er een grote System-on-Chip (SoC) hoeft te worden geconstrueerd. De kale matrijzen zijn met elkaar verbonden via een actieve tussenlaag. Terwijl 2.5D IC-verpakkingen gebruik maken van geleidende bobbels of TSV's om componenten op de interposer te stapelen, verbindt 3D IC-verpakkingen meerdere lagen siliciumwafels met TSV-compatibele componenten.
TSV-technologie fungeert als een cruciale ontsluitende technologie in 2.5D- en 3D-IC-verpakkingen, en de halfgeleiderindustrie gebruikt HBM-technologie om DRAM-chips voor 3D IC-verpakkingen te produceren.
Uit de dwarsdoorsnede van 3D-verpakkingen blijkt dat de verticale verbinding tussen siliciumchips tot stand wordt gebracht via metalen koperen TSV's.
chiplet
Binnen de chipletbibliotheek bestaat een reeks modulaire chips die in verpakkingen kunnen worden geïntegreerd met behulp van die-to-die interconnect-technologie. Chiplets vertegenwoordigen een andere vorm van 3D IC-verpakking, die de heterogene integratie van CMOS- en niet-CMOS-componenten mogelijk maakt. Met andere woorden: het zijn kleinere System-on-Chips (SoC's), ook wel chiplets genoemd, in plaats van de grote SoC's in het pakket.
Het opsplitsen van grote SoC's in kleinere chips biedt hogere opbrengsten en lagere kosten in vergelijking met individuele kale dies. Met chiplets kunnen ontwerpers verschillende IP's gebruiken zonder te worden beperkt door procesknooppunten of productietechnologieën. Ze kunnen worden vervaardigd met behulp van een verscheidenheid aan materialen, waaronder silicium, glas en laminaat.
Een op Chiplets gebaseerd systeem bestaat uit meerdere chiplets op een tussenlaag
Fan-out-verpakking
Bij fan-out-verpakkingen worden de "verbindingen" uitgewaaierd op het chipoppervlak om meer externe I/O te bieden. Het maakt gebruik van epoxyvormmassa (EMC) om kale matrijzen volledig in te bedden, waardoor processtappen zoals botsen van wafers, underfill, flip-chip bonding, reinigen, bodemafgifte, uitharding en de noodzaak van een tussenlaag worden geëlimineerd, waardoor heterogene integratie eenvoudiger wordt.
Vergeleken met andere verpakkingstypes biedt fan-out-technologie kleinere vormfactoren met meer I/O. In 2016 stelde het Apple in staat zijn 16-nanometer applicatieprocessor met mobiele DRAM met behulp van de verpakkingstechnologie van TSMC te integreren in één pakket voor de iPhone 7, waarmee het zichzelf vestigde als een technologisch hoogtepunt.
Fan-out-verpakking
Fan-out verpakking op waferniveau (FOWLP)
FOWLP-technologie is een verbetering ten opzichte van wafer-level packing (WLP) die meer externe verbindingen voor siliciumchips mogelijk maakt. Het omvat het inbedden van de chip in een epoxyvormmassa, vervolgens het construeren van een herverdelingslaag met hoge dichtheid (RDL) op het wafeloppervlak en het aanbrengen van soldeerballen om een gereconstitueerde wafel te vormen.
Typisch worden verwerkte wafels eerst in individuele kale matrijzen gesneden, die vervolgens worden verspreid en op een dragerstructuur worden geplaatst, waarbij de gaten worden opgevuld om de gereconstitueerde wafel te vormen. FOWLP biedt een aanzienlijk aantal verbindingen tussen de verpakking en de printplaat van de toepassing, en omdat het substraat groter is dan de kale matrijs, is de afstand tussen de kale matrijzen eigenlijk meer ontspannen.
Fan-out-verpakking
heterogene integratie
Heterogene integratie omvat het combineren van afzonderlijk vervaardigde verschillende componenten tot een assemblage op een hoger niveau, waardoor de functionaliteit wordt verbeterd en de operationele kenmerken worden verbeterd. Als gevolg hiervan kunnen fabrikanten van halfgeleidercomponenten functionele componenten integreren met behulp van verschillende processtromen in één component.
Heterogene integratie is vergelijkbaar met System-in-Package (SiP), maar in plaats van meerdere kale dies op één substraat te integreren, gaat het om de integratie van meerdere IP's in de vorm van chiplets op één enkel substraat. Het fundamentele concept van heterogene integratie is het combineren van meerdere componenten met verschillende functionaliteiten in hetzelfde pakket.
Bouwstenen van heterogene integratietechnologieën
HBM
HBM is een gestandaardiseerde gestapelde geheugentechnologie die kanalen met hoge bandbreedte biedt voor gegevens binnen de stapel en tussen geheugen en logische componenten. HBM-verpakkingen stapelen geheugenchips op elkaar en verbinden ze via TSV's om meer I/O's en bandbreedte te creëren.
HBM, een JEDEC-standaard, integreert verticaal meerdere lagen DRAM-componenten binnen het pakket, naast applicatieprocessors, GPU's en SoC's. HBM wordt voornamelijk geïmplementeerd in de vorm van 2.5D-verpakkingen voor high-end servers en netwerkchips. De nieuwste versie, HBM2, pakt de capaciteits- en kloksnelheidsbeperkingen aan die te zien waren in de oorspronkelijke HBM-versie.
HBM
tussenpersoon
Een interposer is een kanaal voor het verzenden van elektrische signalen tussen meerdere chipchips of printplaten binnen een pakket. Het dient als de elektrische interface tussen stopcontacten of connectoren, waardoor signalen langere afstanden kunnen afleggen en verbinding kunnen maken met andere stopcontacten op het bord.
Interposers kunnen gemaakt zijn van silicium of organische materialen en fungeren als een brug tussen meerdere chipdies en printplaten. Silicium-interposers zijn een beproefde technologie die bekend staat om hun I/O- en TSV-vormingsmogelijkheden met hoge dichtheid, en spelen een cruciale rol bij het verpakken van 2.5D- en 3D-IC-chips.
Typische implementaties van Interposer bij systeempartitionering
Herverdelingslaag
De herverdelingslaag bestaat uit koperen verbindingen of sporen die worden gebruikt om elektrische verbindingen tot stand te brengen tussen verschillende delen van de verpakking. Het is een diëlektrische laag van metaal of hoogpolymeer waarmee kale matrijzen in de behuizing kunnen worden gestapeld, waardoor de I/O-pitch van grote chipassemblages wordt verminderd. De herverdelingslaag is een integraal onderdeel geworden van 2.5D- en 3D-verpakkingsoplossingen, waardoor chips daarop via de interposer met elkaar kunnen communiceren.
Geïntegreerde verpakking met behulp van een herverdelingslaag
Door-silicium via (TSV)
TSV is een sleuteltechnologie voor 2.5D- en 3D-verpakkingsoplossingen, waarbij koper in wafers wordt gevuld om verticale verbindingen tot stand te brengen via kale siliciumwafels. Het doorkruist de hele chip om elektrische verbindingen te vergemakkelijken, waardoor het kortste pad van de ene kant van de chip naar de andere ontstaat.
Het proces omvat het etsen van doorlopende gaten of holtes vanaf de voorkant van de wafer tot een bepaalde diepte, het isoleren ervan en het vullen ervan met geleidend materiaal (meestal koper). Na de chipfabricage wordt de wafer vanaf de achterkant dunner gemaakt om de Through-Silicon Vias en het metaal dat op de achterkant van de wafer is afgezet bloot te leggen, waardoor de TSV-verbindingen worden voltooid.
In TSV-verpakkingen worden DRAM-chips geaard, gepenetreerd en verbonden met elektroden
Gerelateerde aanbevelingen
粤公网安备44030002007346号