उन्नत पैकेजिंग की बुनियादी शब्दावली

होम स्तंभकार इलेक्ट्रॉनिक्स मूल बातें उन्नत पैकेजिंग की बुनियादी शब्दावली

2024-03-22 2813

उन्नत पैकेजिंग "मोर दैन मूर" युग का एक प्रमुख तकनीकी आकर्षण है। जैसे-जैसे प्रत्येक प्रक्रिया नोड पर चिप का लघुकरण तेजी से चुनौतीपूर्ण और महंगा होता जा रहा है, इंजीनियर अलग-अलग चिप्स को और छोटा करने के बजाय कई चिप्स को उन्नत पैकेजिंग में रखने का विकल्प चुन रहे हैं। यह लेख उन्नत पैकेजिंग प्रौद्योगिकी में दस सबसे सामान्य शब्दों का संक्षिप्त परिचय प्रदान करेगा।

2.5डी पैकेजिंग

2.5डी पैकेजिंग पारंपरिक 2डी आईसी पैकेजिंग तकनीक से एक उन्नति है, जो अधिक परिष्कृत रूटिंग और स्थानिक उपयोग की अनुमति देती है। 2.5डी पैकेजिंग में, नंगे डाई स्टैक या साइड-बाय-साइड प्लेसमेंट सिलिकॉन थ्रू-सिलिकॉन विअस (टीएसवी) के साथ एक इंटरपोजर के ऊपर बैठते हैं। आधार, जो इंटरपोज़र है, चिप्स के बीच कनेक्टिविटी की सुविधा प्रदान करता है।

2.5D पैकेजिंग का उपयोग आमतौर पर हाई-एंड ASICs, FPGAs, GPUs और मेमोरी क्यूब्स में किया जाता है। 2008 में, Xilinx ने अपने बड़े FPGA को सिलिकॉन इंटरपोज़र के माध्यम से जुड़े चार छोटे, अधिक उपज देने वाले चिप्स में विभाजित किया। इसने 2.5डी पैकेजिंग की शुरुआत को चिह्नित किया, जिसे बाद में हाई बैंडविड्थ मेमोरी (एचबीएम) प्रोसेसर एकीकरण के लिए व्यापक रूप से अपनाया गया।

2.5डी पैकेजिंग योजनाबद्ध आरेख

3D पैकेजिंग

3डी आईसी पैकेजिंग में, लॉजिक डाई स्टैक एक साथ या मेमोरी डाई स्टैक के साथ बड़े सिस्टम-ऑन-चिप (एसओसी) के निर्माण की आवश्यकता के बिना होता है। नंगे डाई एक सक्रिय इंटरपोजर परत के माध्यम से आपस में जुड़े हुए हैं। जबकि 2.5डी आईसी पैकेजिंग इंटरपोजर पर घटकों को ढेर करने के लिए प्रवाहकीय बम्प्स या टीएसवी का उपयोग करती है, 3डी आईसी पैकेजिंग टीएसवी-सक्षम घटकों के साथ सिलिकॉन वेफर्स की कई परतों को जोड़ती है।

टीएसवी तकनीक 2.5डी और 3डी आईसी पैकेजिंग में एक महत्वपूर्ण सक्षम तकनीक के रूप में कार्य करती है, और सेमीकंडक्टर उद्योग 3डी आईसी पैकेजिंग के लिए डीआरएएम चिप्स का उत्पादन करने के लिए एचबीएम तकनीक का उपयोग कर रहा है।

3डी पैकेजिंग के क्रॉस-सेक्शनल दृश्य से, यह देखा जा सकता है कि सिलिकॉन चिप्स के बीच ऊर्ध्वाधर इंटरकनेक्शन मेटल कॉपर टीएसवी के माध्यम से प्राप्त किया जाता है।

चिपलेट

चिपलेट लाइब्रेरी के भीतर, मॉड्यूलर चिप्स की एक श्रृंखला है जिसे डाई-टू-डाई इंटरकनेक्ट तकनीक का उपयोग करके पैकेजिंग में एकीकृत किया जा सकता है। चिपलेट्स 3डी आईसी पैकेजिंग के दूसरे रूप का प्रतिनिधित्व करते हैं, जो सीएमओएस और गैर-सीएमओएस घटकों के विषम एकीकरण को सक्षम बनाता है। दूसरे शब्दों में, वे पैकेज के भीतर बड़े SoCs के बजाय छोटे सिस्टम-ऑन-चिप्स (SoCs) हैं, जिन्हें चिपलेट्स के रूप में जाना जाता है।

बड़े SoCs को छोटे चिप्स में तोड़ने से अलग-अलग नंगे डाइज़ की तुलना में अधिक पैदावार और कम लागत मिलती है। चिपलेट्स डिजाइनरों को प्रक्रिया नोड्स या विनिर्माण प्रौद्योगिकियों से बाधित हुए बिना विभिन्न आईपी का लाभ उठाने की अनुमति देते हैं। इन्हें सिलिकॉन, कांच और लैमिनेट्स सहित विभिन्न सामग्रियों का उपयोग करके बनाया जा सकता है।

चिपलेट-आधारित प्रणाली में एक इंटरपोज़र परत पर कई चिपलेट होते हैं

फैन-आउट पैकेजिंग

फैन-आउट पैकेजिंग में, अधिक बाहरी I/O प्रदान करने के लिए "कनेक्शन" को चिप की सतह पर फैलाया जाता है। यह नंगे डाई को पूरी तरह से एम्बेड करने के लिए एपॉक्सी मोल्डिंग कंपाउंड (ईएमसी) का उपयोग करता है, जिससे वेफर बंपिंग, अंडरफिल, फ्लिप-चिप बॉन्डिंग, सफाई, बॉटम डिस्पेंस, इलाज और एक इंटरपोजर परत की आवश्यकता जैसे प्रक्रिया चरणों को खत्म किया जाता है, जिससे विषम एकीकरण सरल हो जाता है।

अन्य पैकेजिंग प्रकारों की तुलना में, फैन-आउट तकनीक अधिक I/O के साथ छोटे फॉर्म फैक्टर प्रदान करती है। 2016 में, इसने Apple को iPhone 16 के लिए एकल पैकेज में TSMC की पैकेजिंग तकनीक का उपयोग करके अपने 7-नैनोमीटर एप्लिकेशन प्रोसेसर को मोबाइल DRAM के साथ एकीकृत करने में सक्षम बनाया, जिससे खुद को एक तकनीकी स्टैंडआउट के रूप में स्थापित किया गया।

फैन-आउट पैकेजिंग

फैन-आउट वेफर-लेवल पैकेजिंग (FOWLP)

FOWLP तकनीक वेफर-स्तरीय पैकेजिंग (WLP) में एक सुधार है जो सिलिकॉन चिप्स के लिए अधिक बाहरी कनेक्शन सक्षम करती है। इसमें चिप को एपॉक्सी मोल्डिंग कंपाउंड में एम्बेड करना, फिर वेफर सतह पर एक उच्च-घनत्व पुनर्वितरण परत (आरडीएल) का निर्माण करना और एक पुनर्गठित वेफर बनाने के लिए सोल्डर गेंदों को लगाना शामिल है।

आमतौर पर, संसाधित वेफर्स को पहले अलग-अलग नंगे डाई में काटा जाता है, जिन्हें फिर फैलाया जाता है और एक वाहक संरचना पर रखा जाता है, जिसमें पुनर्गठित वेफर बनाने के लिए रिक्त स्थान भर दिए जाते हैं। FOWLP पैकेजिंग और एप्लिकेशन सर्किट बोर्ड के बीच महत्वपूर्ण संख्या में कनेक्शन प्रदान करता है, और क्योंकि सब्सट्रेट नंगे डाई से बड़ा होता है, नंगे डाई की दूरी वास्तव में अधिक आरामदायक होती है।

फैन-आउट पैकेजिंग

विषम एकीकरण

विषम एकीकरण में अलग-अलग निर्मित विभिन्न घटकों को उच्च-स्तरीय असेंबली में संयोजित करना शामिल है, जिससे कार्यक्षमता बढ़ती है और परिचालन विशेषताओं में सुधार होता है। परिणामस्वरूप, सेमीकंडक्टर घटक निर्माता विभिन्न प्रक्रिया प्रवाह का उपयोग करके कार्यात्मक घटकों को एक ही घटक में एकीकृत कर सकते हैं।

विषम एकीकरण सिस्टम-इन-पैकेज (SiP) के समान है, लेकिन एक ही सब्सट्रेट पर कई नंगे डाई को एकीकृत करने के बजाय, इसमें एक ही सब्सट्रेट पर चिपलेट्स के रूप में कई आईपी को एकीकृत करना शामिल है। विषम एकीकरण की मूल अवधारणा विभिन्न कार्यात्मकताओं वाले कई घटकों को एक ही पैकेज में संयोजित करना है।

विषम एकीकरण प्रौद्योगिकियों के निर्माण खंड

HBM

एचबीएम एक मानकीकृत स्टैक्ड मेमोरी तकनीक है जो स्टैक के भीतर और मेमोरी और लॉजिक घटकों के बीच डेटा के लिए उच्च-बैंडविड्थ चैनल प्रदान करती है। एचबीएम पैकेजिंग स्टैक मेमोरी एक साथ मर जाती है और अधिक I/Os और बैंडविड्थ बनाने के लिए उन्हें TSV के माध्यम से जोड़ती है।

HBM, एक JEDEC मानक, एप्लिकेशन प्रोसेसर, GPU और SoCs के साथ पैकेज के भीतर DRAM घटकों की कई परतों को लंबवत रूप से एकीकृत करता है। एचबीएम को मुख्य रूप से हाई-एंड सर्वर और नेटवर्क चिप्स के लिए 2.5डी पैकेजिंग के रूप में लागू किया गया है। नवीनतम संस्करण, HBM2, प्रारंभिक HBM संस्करण में देखी गई क्षमता और घड़ी की गति की सीमाओं को संबोधित करता है।

HBM

इंटरपोजर

एक इंटरपोज़र एक पैकेज के भीतर कई चिप डाई या सर्किट बोर्ड के बीच विद्युत संकेतों को प्रसारित करने के लिए एक नाली है। यह सॉकेट या कनेक्टर के बीच विद्युत इंटरफ़ेस के रूप में कार्य करता है, जो सिग्नल को लंबी दूरी की यात्रा करने और बोर्ड पर अन्य सॉकेट से कनेक्ट करने में सक्षम बनाता है।

इंटरपोज़र्स सिलिकॉन या कार्बनिक पदार्थों से बने हो सकते हैं, जो कई चिप डाई और सर्किट बोर्ड के बीच एक पुल के रूप में कार्य करते हैं। सिलिकॉन इंटरपोज़र्स एक सिद्ध तकनीक है जो अपनी उच्च-घनत्व I/O और TSV गठन क्षमताओं के लिए जानी जाती है, जो 2.5D और 3D IC चिप पैकेजिंग में महत्वपूर्ण भूमिका निभाती है।

सिस्टम विभाजन में इंटरपोज़र का विशिष्ट कार्यान्वयन

पुनर्वितरण परत

पुनर्वितरण परत में तांबे के इंटरकनेक्ट या निशान होते हैं जिनका उपयोग पैकेज के विभिन्न हिस्सों के बीच विद्युत कनेक्शन स्थापित करने के लिए किया जाता है। यह एक धातु या उच्च-बहुलक ढांकता हुआ परत है जो पैकेज में नंगे डाई को ढेर करने की अनुमति देता है, जिससे बड़ी चिप असेंबलियों की I/O पिच कम हो जाती है। पुनर्वितरण परत 2.5डी और 3डी पैकेजिंग समाधानों का एक अभिन्न अंग बन गई है, जो इस पर मौजूद चिप्स को इंटरपोजर के माध्यम से एक दूसरे के साथ संवाद करने में सक्षम बनाती है।

पुनर्वितरण परत का उपयोग करके एकीकृत पैकेजिंग

थ्रू-सिलिकॉन वाया (टीएसवी)

टीएसवी 2.5डी और 3डी पैकेजिंग समाधानों के लिए एक महत्वपूर्ण सक्षम तकनीक है, जिसमें नंगे सिलिकॉन वेफर्स के माध्यम से लंबवत इंटरकनेक्शन प्रदान करने के लिए वेफर्स में तांबा भरना शामिल है। यह विद्युत कनेक्शन की सुविधा के लिए पूरी चिप को पार करता है, जिससे चिप के एक तरफ से दूसरी तरफ तक सबसे छोटा रास्ता बनता है।

इस प्रक्रिया में वेफर के सामने की ओर से एक निश्चित गहराई तक छेद या गुहाओं को खोदना, उन्हें इन्सुलेट करना और उन्हें प्रवाहकीय सामग्री (आमतौर पर तांबे) से भरना शामिल है। चिप निर्माण के बाद, टीएसवी इंटरकनेक्शन को पूरा करते हुए, थ्रू-सिलिकॉन विअस और वेफर के पीछे जमा धातु को उजागर करने के लिए वेफर को पीछे की तरफ से पतला किया जाता है।

टीएसवी पैकेजिंग में, DRAM चिप्स को ग्राउंड किया जाता है, भेदा जाता है और इलेक्ट्रोड से जोड़ा जाता है

पूर्व

एक लेख में सेमीकंडक्टर उपकरण की व्यापक समीक्षा

अगला

टेस्ला की एफएसडी स्वायत्त ड्राइविंग समाधान व्याख्या के मुख्य बिंदु