سروس ہاٹ لائن
کالمسٹ
کالمسٹ
اعلی درجے کی پیکیجنگ کی بنیادی اصطلاحات
2024-03-22
2813
اعلی درجے کی پیکیجنگ "مور سے زیادہ" دور کی ایک اہم تکنیکی خاص بات ہے۔ چونکہ ہر پراسیس نوڈ پر چپ منیٹورائزیشن تیزی سے چیلنجنگ اور مہنگی ہوتی جارہی ہے، انجینئرز انفرادی چپس کو مزید سکڑنے کے بجائے ایک سے زیادہ چپس کو ایڈوانس پیکیجنگ میں رکھنے کا انتخاب کر رہے ہیں۔ یہ مضمون جدید پیکیجنگ ٹیکنالوجی میں دس سب سے عام اصطلاحات کا مختصر تعارف فراہم کرے گا۔
2.5D پیکیجنگ
2.5D پیکیجنگ روایتی 2D IC پیکیجنگ ٹیکنالوجی سے ایک پیشرفت ہے، جو مزید بہتر روٹنگ اور مقامی استعمال کی اجازت دیتی ہے۔ 2.5D پیکیجنگ میں، ننگے ڈائی اسٹیکس یا سائڈ بائی سائڈ پلیسمنٹس ایک انٹرپوزر کے اوپر سلکان تھرو سلکان ویاس (TSVs) کے ساتھ بیٹھتے ہیں۔ بیس، جو انٹرپوزر ہے، چپس کے درمیان رابطے کی سہولت فراہم کرتا ہے۔
2.5D پیکیجنگ عام طور پر ہائی اینڈ ASICs، FPGAs، GPUs اور میموری کیوبز میں استعمال ہوتی ہے۔ 2008 میں، Xilinx نے اپنے بڑے FPGA کو سلیکون انٹرپوزر کے ذریعے منسلک چار چھوٹے، زیادہ پیداواری چپس میں تقسیم کیا۔ اس نے 2.5D پیکیجنگ کے آغاز کو نشان زد کیا، جسے بعد میں ہائی بینڈوتھ میموری (HBM) پروسیسر کے انضمام کے لیے بڑے پیمانے پر اپنایا گیا۔
3D پیکیجنگ
3D IC پیکیجنگ میں، لاجک ڈائی اسٹیک ایک ساتھ یا میموری ڈائی اسٹیک کے ساتھ بڑے سسٹم آن چپ (SoC) کی تعمیر کی ضرورت کے بغیر۔ ننگی ڈائی ایک فعال انٹرپوزر پرت کے ذریعے آپس میں جڑی ہوئی ہیں۔ جب کہ 2.5D IC پیکیجنگ انٹرپوزر پر اجزاء کو اسٹیک کرنے کے لیے conductive bumps یا TSVs کا استعمال کرتی ہے، 3D IC پیکیجنگ سلکان ویفرز کی متعدد تہوں کو TSV- فعال اجزاء کے ساتھ جوڑتی ہے۔
TSV ٹیکنالوجی 2.5D اور 3D IC پیکیجنگ میں ایک اہم فعال ٹیکنالوجی کے طور پر کام کرتی ہے، اور سیمی کنڈکٹر انڈسٹری 3D IC پیکیجنگ کے لیے DRAM چپس تیار کرنے کے لیے HBM ٹیکنالوجی کا استعمال کر رہی ہے۔
چپلیٹ
چپلیٹ لائبریری کے اندر، ماڈیولر چپس کی ایک رینج ہے جسے ڈائی ٹو ڈائی انٹر کنیکٹ ٹیکنالوجی کا استعمال کرتے ہوئے پیکیجنگ میں ضم کیا جا سکتا ہے۔ چپلیٹس 3D IC پیکیجنگ کی ایک اور شکل کی نمائندگی کرتے ہیں، جو CMOS اور غیر CMOS اجزاء کے متفاوت انضمام کو فعال کرتے ہیں۔ دوسرے لفظوں میں، وہ چھوٹے سسٹم آن چپس (SoCs) ہیں، جنہیں chiplets کے نام سے جانا جاتا ہے، بجائے اس کے کہ پیکیج کے اندر موجود بڑے SoCs۔
بڑے SoCs کو چھوٹے چپس میں توڑنا انفرادی ننگی مرنے کے مقابلے میں زیادہ پیداوار اور کم لاگت فراہم کرتا ہے۔ چپلیٹس ڈیزائنرز کو پروسیس نوڈس یا مینوفیکچرنگ ٹیکنالوجیز کی طرف سے مجبور کیے بغیر مختلف IPs کا فائدہ اٹھانے کی اجازت دیتے ہیں۔ انہیں مختلف قسم کے مواد کا استعمال کرتے ہوئے من گھڑت بنایا جا سکتا ہے، بشمول سلکان، شیشہ اور ٹکڑے ٹکڑے۔
فین آؤٹ پیکیجنگ
فین آؤٹ پیکیجنگ میں، زیادہ بیرونی I/O فراہم کرنے کے لیے "کنکشنز" کو چپ کی سطح پر لگا دیا جاتا ہے۔ یہ ایپوکسی مولڈنگ کمپاؤنڈ (EMC) کو مکمل طور پر ننگی ڈیز کو سرایت کرنے کے لیے استعمال کرتا ہے، جس سے عمل کے مراحل جیسے کہ ویفر بمپنگ، انڈر فل، فلپ چپ بانڈنگ، صفائی، نیچے ڈسپنس، کیور، اور انٹرپوزر پرت کی ضرورت کو ختم کیا جاتا ہے، جس سے متضاد انضمام آسان ہوتا ہے۔
دیگر پیکیجنگ اقسام کے مقابلے میں، فین آؤٹ ٹیکنالوجی زیادہ I/O کے ساتھ چھوٹے فارم فیکٹرز پیش کرتی ہے۔ 2016 میں، اس نے ایپل کو اپنے 16 نینو میٹر ایپلی کیشن پروسیسر کو موبائل DRAM کے ساتھ TSMC کی پیکیجنگ ٹیکنالوجی کا استعمال کرتے ہوئے آئی فون 7 کے لیے ایک پیکج میں ضم کرنے کے قابل بنایا، خود کو ایک تکنیکی اسٹینڈ آؤٹ کے طور پر قائم کیا۔
فین آؤٹ ویفر لیول پیکیجنگ (FOWLP)
FOWLP ٹکنالوجی ویفر لیول پیکیجنگ (WLP) پر ایک بہتری ہے جو سلیکون چپس کے لیے زیادہ بیرونی رابطوں کو قابل بناتی ہے۔ اس میں چپ کو ایپوکسی مولڈنگ کمپاؤنڈ میں سرایت کرنا، پھر ویفر کی سطح پر ایک اعلی کثافت کی دوبارہ تقسیم کی تہہ (RDL) بنانا اور دوبارہ تشکیل شدہ ویفر بنانے کے لیے سولڈر بالز لگانا شامل ہے۔
عام طور پر، پروسیس شدہ ویفرز کو پہلے انفرادی ننگی ڈائس میں کاٹ دیا جاتا ہے، جو پھر منتشر ہو کر کیریئر کے ڈھانچے پر رکھ دیا جاتا ہے، جس میں خالی جگہوں کو بھر کر دوبارہ تشکیل شدہ ویفر بنایا جاتا ہے۔ FOWLP پیکیجنگ اور ایپلیکیشن سرکٹ بورڈ کے درمیان کافی تعداد میں کنکشن فراہم کرتا ہے، اور چونکہ سبسٹریٹ ننگے ڈائی سے بڑا ہے، اس لیے ننگی ڈائی کا فاصلہ درحقیقت زیادہ آرام دہ ہے۔
متضاد انضمام
متضاد انضمام میں الگ الگ تیار کردہ مختلف اجزاء کو اعلی سطحی اسمبلی میں جوڑنا شامل ہے، اس طرح فعالیت کو بڑھانا اور آپریشنل خصوصیات کو بہتر بنانا۔ نتیجے کے طور پر، سیمی کنڈکٹر اجزاء کے مینوفیکچررز ایک جزو میں مختلف عمل کے بہاؤ کا استعمال کرتے ہوئے فعال اجزاء کو ضم کر سکتے ہیں.
متفاوت انضمام سسٹم-ان-پیکیج (SiP) کی طرح ہے، لیکن ایک ہی سبسٹریٹ پر ایک سے زیادہ ننگی ڈائی کو ضم کرنے کے بجائے، اس میں ایک ہی سبسٹریٹ پر چپلیٹ کی شکل میں متعدد IPs کو ضم کرنا شامل ہے۔ متضاد انضمام کا بنیادی تصور ایک ہی پیکیج میں مختلف افعال کے ساتھ متعدد اجزاء کو جوڑنا ہے۔
ایچ بی ایم
HBM ایک معیاری اسٹیک شدہ میموری ٹیکنالوجی ہے جو اسٹیک کے اندر اور میموری اور منطقی اجزاء کے درمیان ڈیٹا کے لیے ہائی بینڈوتھ چینلز فراہم کرتی ہے۔ HBM پیکیجنگ اسٹیک میموری کو ایک ساتھ ختم کر دیتی ہے اور مزید I/Os اور بینڈوتھ بنانے کے لیے انہیں TSVs کے ذریعے جوڑتی ہے۔
HBM، ایک JEDEC معیار، عمودی طور پر ایپلیکیشن پروسیسرز، GPUs، اور SoCs کے ساتھ پیکیج کے اندر DRAM اجزاء کی متعدد پرتوں کو مربوط کرتا ہے۔ HBM بنیادی طور پر اعلی درجے کے سرورز اور نیٹ ورک چپس کے لیے 2.5D پیکیجنگ کی شکل میں لاگو کیا جاتا ہے۔ تازہ ترین ورژن، HBM2، ابتدائی HBM ورژن میں نظر آنے والی صلاحیت اور گھڑی کی رفتار کی حدود کو دور کرتا ہے۔
انٹرپوزر
ایک انٹرپوزر ایک پیکج کے اندر ایک سے زیادہ چپ ڈیز یا سرکٹ بورڈز کے درمیان برقی سگنل کی ترسیل کے لیے ایک نالی ہے۔ یہ ساکٹ یا کنیکٹر کے درمیان برقی انٹرفیس کے طور پر کام کرتا ہے، جس سے سگنلز کو طویل فاصلے تک سفر کرنے اور بورڈ پر موجود دیگر ساکٹوں سے جڑنے کے قابل بناتا ہے۔
انٹرپوزرز سلکان یا نامیاتی مواد سے بنائے جاسکتے ہیں، جو ایک سے زیادہ چپ ڈیز اور سرکٹ بورڈز کے درمیان ایک پل کا کام کرتے ہیں۔ سلیکون انٹرپوزر ایک ثابت شدہ ٹیکنالوجی ہے جو ان کی اعلی کثافت I/O اور TSV بنانے کی صلاحیتوں کے لیے مشہور ہے، جو 2.5D اور 3D IC چپ پیکیجنگ میں اہم کردار ادا کرتی ہے۔
دوبارہ تقسیم کی تہہ
ری ڈسٹری بیوشن پرت تانبے کے آپس میں جڑے ہوئے یا نشانات پر مشتمل ہوتی ہے جو پیکیج کے مختلف حصوں کے درمیان برقی روابط قائم کرنے کے لیے استعمال ہوتے ہیں۔ یہ ایک دھاتی یا ہائی پولیمر ڈائی الیکٹرک پرت ہے جو بڑی چپ اسمبلیوں کی I/O پچ کو کم کر کے پیکج میں ننگی ڈیز کو اسٹیک کرنے کی اجازت دیتی ہے۔ دوبارہ تقسیم کرنے والی پرت 2.5D اور 3D پیکیجنگ سلوشنز کا ایک لازمی حصہ بن گئی ہے، جس سے اس پر موجود چپس کو انٹرپوزر کے ذریعے ایک دوسرے کے ساتھ بات چیت کرنے کے قابل بناتی ہے۔
بذریعہ سلکان ویا (TSV)
TSV 2.5D اور 3D پیکیجنگ سلوشنز کے لیے ایک کلیدی قابل بنانے والی ٹیکنالوجی ہے، جس میں ویفرز میں تانبے کو بھرنا شامل ہے تاکہ ننگے سلیکون ویفرز کے ذریعے عمودی باہمی ربط فراہم کیا جا سکے۔ یہ برقی رابطوں کو آسان بنانے کے لیے پوری چپ کو عبور کرتا ہے، چپ کے ایک طرف سے دوسری طرف مختصر ترین راستہ بناتا ہے۔
اس عمل میں ویفر کے سامنے والے حصے سے ایک خاص گہرائی تک سوراخوں یا گہاوں کو کھینچنا، ان کو موصل بنانا، اور ان کو ترسیلی مواد (عام طور پر تانبا) سے بھرنا شامل ہے۔ چپ بنانے کے بعد، ویفر کو پچھلی طرف سے پتلا کیا جاتا ہے تاکہ تھرو-سلیکون ویاس اور ویفر کے پچھلے حصے پر جمع دھات کو ظاہر کیا جا سکے، جس سے TSV انٹرکنکشنز مکمل ہوتے ہیں۔
2.5D پیکیجنگ
2.5D پیکیجنگ روایتی 2D IC پیکیجنگ ٹیکنالوجی سے ایک پیشرفت ہے، جو مزید بہتر روٹنگ اور مقامی استعمال کی اجازت دیتی ہے۔ 2.5D پیکیجنگ میں، ننگے ڈائی اسٹیکس یا سائڈ بائی سائڈ پلیسمنٹس ایک انٹرپوزر کے اوپر سلکان تھرو سلکان ویاس (TSVs) کے ساتھ بیٹھتے ہیں۔ بیس، جو انٹرپوزر ہے، چپس کے درمیان رابطے کی سہولت فراہم کرتا ہے۔
2.5D پیکیجنگ عام طور پر ہائی اینڈ ASICs، FPGAs، GPUs اور میموری کیوبز میں استعمال ہوتی ہے۔ 2008 میں، Xilinx نے اپنے بڑے FPGA کو سلیکون انٹرپوزر کے ذریعے منسلک چار چھوٹے، زیادہ پیداواری چپس میں تقسیم کیا۔ اس نے 2.5D پیکیجنگ کے آغاز کو نشان زد کیا، جسے بعد میں ہائی بینڈوتھ میموری (HBM) پروسیسر کے انضمام کے لیے بڑے پیمانے پر اپنایا گیا۔
2.5D پیکیجنگ اسکیمیٹک ڈایاگرام
3D پیکیجنگ
3D IC پیکیجنگ میں، لاجک ڈائی اسٹیک ایک ساتھ یا میموری ڈائی اسٹیک کے ساتھ بڑے سسٹم آن چپ (SoC) کی تعمیر کی ضرورت کے بغیر۔ ننگی ڈائی ایک فعال انٹرپوزر پرت کے ذریعے آپس میں جڑی ہوئی ہیں۔ جب کہ 2.5D IC پیکیجنگ انٹرپوزر پر اجزاء کو اسٹیک کرنے کے لیے conductive bumps یا TSVs کا استعمال کرتی ہے، 3D IC پیکیجنگ سلکان ویفرز کی متعدد تہوں کو TSV- فعال اجزاء کے ساتھ جوڑتی ہے۔
TSV ٹیکنالوجی 2.5D اور 3D IC پیکیجنگ میں ایک اہم فعال ٹیکنالوجی کے طور پر کام کرتی ہے، اور سیمی کنڈکٹر انڈسٹری 3D IC پیکیجنگ کے لیے DRAM چپس تیار کرنے کے لیے HBM ٹیکنالوجی کا استعمال کر رہی ہے۔
3D پیکیجنگ کے کراس سیکشنل نقطہ نظر سے، یہ دیکھا جا سکتا ہے کہ سلکان چپس کے درمیان عمودی باہمی ربط دھاتی تانبے کے TSVs کے ذریعے حاصل کیا جاتا ہے۔
چپلیٹ
چپلیٹ لائبریری کے اندر، ماڈیولر چپس کی ایک رینج ہے جسے ڈائی ٹو ڈائی انٹر کنیکٹ ٹیکنالوجی کا استعمال کرتے ہوئے پیکیجنگ میں ضم کیا جا سکتا ہے۔ چپلیٹس 3D IC پیکیجنگ کی ایک اور شکل کی نمائندگی کرتے ہیں، جو CMOS اور غیر CMOS اجزاء کے متفاوت انضمام کو فعال کرتے ہیں۔ دوسرے لفظوں میں، وہ چھوٹے سسٹم آن چپس (SoCs) ہیں، جنہیں chiplets کے نام سے جانا جاتا ہے، بجائے اس کے کہ پیکیج کے اندر موجود بڑے SoCs۔
بڑے SoCs کو چھوٹے چپس میں توڑنا انفرادی ننگی مرنے کے مقابلے میں زیادہ پیداوار اور کم لاگت فراہم کرتا ہے۔ چپلیٹس ڈیزائنرز کو پروسیس نوڈس یا مینوفیکچرنگ ٹیکنالوجیز کی طرف سے مجبور کیے بغیر مختلف IPs کا فائدہ اٹھانے کی اجازت دیتے ہیں۔ انہیں مختلف قسم کے مواد کا استعمال کرتے ہوئے من گھڑت بنایا جا سکتا ہے، بشمول سلکان، شیشہ اور ٹکڑے ٹکڑے۔
چپلیٹ پر مبنی نظام ایک انٹرپوزر پرت پر متعدد چپلیٹوں پر مشتمل ہوتا ہے۔
فین آؤٹ پیکیجنگ
فین آؤٹ پیکیجنگ میں، زیادہ بیرونی I/O فراہم کرنے کے لیے "کنکشنز" کو چپ کی سطح پر لگا دیا جاتا ہے۔ یہ ایپوکسی مولڈنگ کمپاؤنڈ (EMC) کو مکمل طور پر ننگی ڈیز کو سرایت کرنے کے لیے استعمال کرتا ہے، جس سے عمل کے مراحل جیسے کہ ویفر بمپنگ، انڈر فل، فلپ چپ بانڈنگ، صفائی، نیچے ڈسپنس، کیور، اور انٹرپوزر پرت کی ضرورت کو ختم کیا جاتا ہے، جس سے متضاد انضمام آسان ہوتا ہے۔
دیگر پیکیجنگ اقسام کے مقابلے میں، فین آؤٹ ٹیکنالوجی زیادہ I/O کے ساتھ چھوٹے فارم فیکٹرز پیش کرتی ہے۔ 2016 میں، اس نے ایپل کو اپنے 16 نینو میٹر ایپلی کیشن پروسیسر کو موبائل DRAM کے ساتھ TSMC کی پیکیجنگ ٹیکنالوجی کا استعمال کرتے ہوئے آئی فون 7 کے لیے ایک پیکج میں ضم کرنے کے قابل بنایا، خود کو ایک تکنیکی اسٹینڈ آؤٹ کے طور پر قائم کیا۔
فین آؤٹ پیکیجنگ
فین آؤٹ ویفر لیول پیکیجنگ (FOWLP)
FOWLP ٹکنالوجی ویفر لیول پیکیجنگ (WLP) پر ایک بہتری ہے جو سلیکون چپس کے لیے زیادہ بیرونی رابطوں کو قابل بناتی ہے۔ اس میں چپ کو ایپوکسی مولڈنگ کمپاؤنڈ میں سرایت کرنا، پھر ویفر کی سطح پر ایک اعلی کثافت کی دوبارہ تقسیم کی تہہ (RDL) بنانا اور دوبارہ تشکیل شدہ ویفر بنانے کے لیے سولڈر بالز لگانا شامل ہے۔
عام طور پر، پروسیس شدہ ویفرز کو پہلے انفرادی ننگی ڈائس میں کاٹ دیا جاتا ہے، جو پھر منتشر ہو کر کیریئر کے ڈھانچے پر رکھ دیا جاتا ہے، جس میں خالی جگہوں کو بھر کر دوبارہ تشکیل شدہ ویفر بنایا جاتا ہے۔ FOWLP پیکیجنگ اور ایپلیکیشن سرکٹ بورڈ کے درمیان کافی تعداد میں کنکشن فراہم کرتا ہے، اور چونکہ سبسٹریٹ ننگے ڈائی سے بڑا ہے، اس لیے ننگی ڈائی کا فاصلہ درحقیقت زیادہ آرام دہ ہے۔
فین آؤٹ پیکیجنگ
متضاد انضمام
متضاد انضمام میں الگ الگ تیار کردہ مختلف اجزاء کو اعلی سطحی اسمبلی میں جوڑنا شامل ہے، اس طرح فعالیت کو بڑھانا اور آپریشنل خصوصیات کو بہتر بنانا۔ نتیجے کے طور پر، سیمی کنڈکٹر اجزاء کے مینوفیکچررز ایک جزو میں مختلف عمل کے بہاؤ کا استعمال کرتے ہوئے فعال اجزاء کو ضم کر سکتے ہیں.
متفاوت انضمام سسٹم-ان-پیکیج (SiP) کی طرح ہے، لیکن ایک ہی سبسٹریٹ پر ایک سے زیادہ ننگی ڈائی کو ضم کرنے کے بجائے، اس میں ایک ہی سبسٹریٹ پر چپلیٹ کی شکل میں متعدد IPs کو ضم کرنا شامل ہے۔ متضاد انضمام کا بنیادی تصور ایک ہی پیکیج میں مختلف افعال کے ساتھ متعدد اجزاء کو جوڑنا ہے۔
متفاوت انٹیگریشن ٹیکنالوجیز کے بلاکس کی تعمیر
ایچ بی ایم
HBM ایک معیاری اسٹیک شدہ میموری ٹیکنالوجی ہے جو اسٹیک کے اندر اور میموری اور منطقی اجزاء کے درمیان ڈیٹا کے لیے ہائی بینڈوتھ چینلز فراہم کرتی ہے۔ HBM پیکیجنگ اسٹیک میموری کو ایک ساتھ ختم کر دیتی ہے اور مزید I/Os اور بینڈوتھ بنانے کے لیے انہیں TSVs کے ذریعے جوڑتی ہے۔
HBM، ایک JEDEC معیار، عمودی طور پر ایپلیکیشن پروسیسرز، GPUs، اور SoCs کے ساتھ پیکیج کے اندر DRAM اجزاء کی متعدد پرتوں کو مربوط کرتا ہے۔ HBM بنیادی طور پر اعلی درجے کے سرورز اور نیٹ ورک چپس کے لیے 2.5D پیکیجنگ کی شکل میں لاگو کیا جاتا ہے۔ تازہ ترین ورژن، HBM2، ابتدائی HBM ورژن میں نظر آنے والی صلاحیت اور گھڑی کی رفتار کی حدود کو دور کرتا ہے۔
ایچ بی ایم
انٹرپوزر
ایک انٹرپوزر ایک پیکج کے اندر ایک سے زیادہ چپ ڈیز یا سرکٹ بورڈز کے درمیان برقی سگنل کی ترسیل کے لیے ایک نالی ہے۔ یہ ساکٹ یا کنیکٹر کے درمیان برقی انٹرفیس کے طور پر کام کرتا ہے، جس سے سگنلز کو طویل فاصلے تک سفر کرنے اور بورڈ پر موجود دیگر ساکٹوں سے جڑنے کے قابل بناتا ہے۔
انٹرپوزرز سلکان یا نامیاتی مواد سے بنائے جاسکتے ہیں، جو ایک سے زیادہ چپ ڈیز اور سرکٹ بورڈز کے درمیان ایک پل کا کام کرتے ہیں۔ سلیکون انٹرپوزر ایک ثابت شدہ ٹیکنالوجی ہے جو ان کی اعلی کثافت I/O اور TSV بنانے کی صلاحیتوں کے لیے مشہور ہے، جو 2.5D اور 3D IC چپ پیکیجنگ میں اہم کردار ادا کرتی ہے۔
سسٹم پارٹیشننگ میں انٹرپوزر کے مخصوص نفاذ
دوبارہ تقسیم کی تہہ
ری ڈسٹری بیوشن پرت تانبے کے آپس میں جڑے ہوئے یا نشانات پر مشتمل ہوتی ہے جو پیکیج کے مختلف حصوں کے درمیان برقی روابط قائم کرنے کے لیے استعمال ہوتے ہیں۔ یہ ایک دھاتی یا ہائی پولیمر ڈائی الیکٹرک پرت ہے جو بڑی چپ اسمبلیوں کی I/O پچ کو کم کر کے پیکج میں ننگی ڈیز کو اسٹیک کرنے کی اجازت دیتی ہے۔ دوبارہ تقسیم کرنے والی پرت 2.5D اور 3D پیکیجنگ سلوشنز کا ایک لازمی حصہ بن گئی ہے، جس سے اس پر موجود چپس کو انٹرپوزر کے ذریعے ایک دوسرے کے ساتھ بات چیت کرنے کے قابل بناتی ہے۔
ری ڈسٹری بیوشن لیئر کا استعمال کرتے ہوئے انٹیگریٹڈ پیکیجنگ
بذریعہ سلکان ویا (TSV)
TSV 2.5D اور 3D پیکیجنگ سلوشنز کے لیے ایک کلیدی قابل بنانے والی ٹیکنالوجی ہے، جس میں ویفرز میں تانبے کو بھرنا شامل ہے تاکہ ننگے سلیکون ویفرز کے ذریعے عمودی باہمی ربط فراہم کیا جا سکے۔ یہ برقی رابطوں کو آسان بنانے کے لیے پوری چپ کو عبور کرتا ہے، چپ کے ایک طرف سے دوسری طرف مختصر ترین راستہ بناتا ہے۔
اس عمل میں ویفر کے سامنے والے حصے سے ایک خاص گہرائی تک سوراخوں یا گہاوں کو کھینچنا، ان کو موصل بنانا، اور ان کو ترسیلی مواد (عام طور پر تانبا) سے بھرنا شامل ہے۔ چپ بنانے کے بعد، ویفر کو پچھلی طرف سے پتلا کیا جاتا ہے تاکہ تھرو-سلیکون ویاس اور ویفر کے پچھلے حصے پر جمع دھات کو ظاہر کیا جا سکے، جس سے TSV انٹرکنکشنز مکمل ہوتے ہیں۔
TSV پیکیجنگ میں، DRAM چپس کو گراؤنڈ کیا جاتا ہے، داخل کیا جاتا ہے، اور الیکٹروڈ سے منسلک کیا جاتا ہے۔
متعلقہ سفارشات
粤公网安备44030002007346号