Layanan Hotline
Kolumnis
Kolumnis
Terminologi dasar pengemasan tingkat lanjut
2024-03-22
2813
Pengemasan canggih adalah sorotan teknologi utama di era "Lebih dari Moore". Karena miniaturisasi chip menjadi semakin menantang dan mahal di setiap node proses, para insinyur memilih untuk menempatkan beberapa chip ke dalam kemasan yang canggih daripada terus menyusutkan masing-masing chip. Artikel ini akan memberikan pengenalan singkat tentang sepuluh istilah paling umum dalam teknologi pengemasan canggih.
Kemasan 2.5D
Pengemasan 2.5D merupakan kemajuan dari teknologi pengemasan IC 2D tradisional, memungkinkan perutean dan pemanfaatan ruang yang lebih halus. Dalam kemasan 2.5D, tumpukan cetakan kosong atau penempatan berdampingan ditempatkan di atas interposer dengan silikon tembus silikon (TSV). Basisnya, yaitu interposer, memfasilitasi konektivitas antar chip.
Kemasan 2.5D biasanya digunakan pada ASIC, FPGA, GPU, dan kubus memori kelas atas. Pada tahun 2008, Xilinx membagi FPGA besarnya menjadi empat chip kecil dengan hasil lebih tinggi yang dihubungkan melalui interposer silikon. Hal ini menandai dimulainya kemasan 2.5D, yang kemudian diadopsi secara luas untuk integrasi prosesor High Bandwidth Memory (HBM).
Kemasan 3D
Dalam pengemasan IC 3D, cetakan logika ditumpuk bersama-sama atau dengan tumpukan cetakan memori tanpa perlu membangun System-on-Chip (SoC) yang besar. Telanjang mati saling berhubungan melalui lapisan interposer aktif. Sementara kemasan IC 2.5D menggunakan tonjolan konduktif atau TSV untuk menumpuk komponen pada interposer, kemasan IC 3D menghubungkan beberapa lapisan wafer silikon dengan komponen berkemampuan TSV.
Teknologi TSV berfungsi sebagai teknologi pendukung yang penting dalam pengemasan IC 2.5D dan 3D, dan industri semikonduktor telah menggunakan teknologi HBM untuk memproduksi chip DRAM untuk pengemasan IC 3D.
chiplet
Di dalam perpustakaan chiplet, terdapat serangkaian chip modular yang dapat diintegrasikan ke dalam kemasan menggunakan teknologi interkoneksi die-to-die. Chiplet mewakili bentuk lain dari kemasan IC 3D, yang memungkinkan integrasi heterogen komponen CMOS dan non-CMOS. Dengan kata lain, mereka adalah System-on-Chips (SoC) yang lebih kecil, yang dikenal sebagai chiplet, bukan SoC besar di dalam paketnya.
Memecah SoC yang besar menjadi chip yang lebih kecil menawarkan hasil yang lebih tinggi dan biaya yang lebih rendah dibandingkan dengan masing-masing chip. Chiplet memungkinkan desainer untuk memanfaatkan berbagai IP tanpa dibatasi oleh node proses atau teknologi manufaktur. Mereka dapat dibuat menggunakan berbagai bahan, termasuk silikon, kaca, dan laminasi.
Kemasan Fan-Out
Dalam kemasan fan-out, "koneksi" disebarkan pada permukaan chip untuk menyediakan lebih banyak I/O eksternal. Teknologi ini menggunakan senyawa cetakan epoksi (EMC) untuk menyematkan cetakan kosong sepenuhnya, sehingga menghilangkan langkah-langkah proses seperti wafer bumping, underfill, pengikatan flip-chip, pembersihan, pengeluaran bawah, pengawetan, dan kebutuhan akan lapisan interposer, membuat integrasi heterogen menjadi lebih sederhana.
Dibandingkan dengan jenis kemasan lainnya, teknologi fan-out menawarkan faktor bentuk yang lebih kecil dengan I/O yang lebih banyak. Pada tahun 2016, hal ini memungkinkan Apple untuk mengintegrasikan prosesor aplikasi 16 nanometernya dengan DRAM seluler menggunakan teknologi pengemasan TSMC ke dalam satu paket untuk iPhone 7, menjadikan dirinya sebagai teknologi yang menonjol.
Pengemasan Tingkat Wafer Fan-Out (FOWLP)
Teknologi FOWLP merupakan peningkatan pada pengemasan tingkat wafer (WLP) yang memungkinkan lebih banyak koneksi eksternal untuk chip silikon. Ini melibatkan penanaman chip dalam senyawa cetakan epoksi, kemudian membangun lapisan redistribusi kepadatan tinggi (RDL) pada permukaan wafer dan menerapkan bola solder untuk membentuk wafer yang dibentuk kembali.
Biasanya, wafer yang diproses pertama-tama dipotong dadu menjadi cetakan terpisah, yang kemudian didispersikan dan ditempatkan pada struktur pembawa, dengan celah diisi untuk membentuk wafer yang dibentuk kembali. FOWLP menyediakan sejumlah besar sambungan antara kemasan dan papan sirkuit aplikasi, dan karena substratnya lebih besar daripada cetakan kosong, jarak cetakan sebenarnya lebih longgar.
Integrasi Heterogen
Integrasi heterogen melibatkan penggabungan berbagai komponen yang diproduksi secara terpisah ke dalam perakitan tingkat yang lebih tinggi, sehingga meningkatkan fungsionalitas dan meningkatkan karakteristik operasional. Hasilnya, produsen komponen semikonduktor dapat mengintegrasikan komponen fungsional menggunakan aliran proses yang berbeda ke dalam satu komponen.
Integrasi heterogen mirip dengan System-in-Package (SiP), tetapi alih-alih mengintegrasikan beberapa cetakan kosong pada satu substrat, integrasi ini melibatkan pengintegrasian beberapa IP dalam bentuk chiplet pada satu substrat. Konsep dasar integrasi heterogen adalah menggabungkan beberapa komponen dengan fungsi berbeda ke dalam satu paket.
HBM
HBM adalah teknologi memori bertumpuk standar yang menyediakan saluran bandwidth tinggi untuk data di dalam tumpukan dan antara memori dan komponen logika. Pengemasan HBM menumpuk memori mati bersama-sama dan menghubungkannya melalui TSV untuk menciptakan lebih banyak I/O dan bandwidth.
HBM, sebuah standar JEDEC, secara vertikal mengintegrasikan beberapa lapisan komponen DRAM dalam paket bersama dengan prosesor aplikasi, GPU, dan SoC. HBM terutama diimplementasikan dalam bentuk kemasan 2.5D untuk server kelas atas dan chip jaringan. Versi terbaru, HBM2, mengatasi keterbatasan kapasitas dan kecepatan jam yang terlihat pada versi awal HBM.
interposer
Interposer adalah saluran untuk mentransmisikan sinyal listrik antara beberapa chip mati atau papan sirkuit dalam satu paket. Ini berfungsi sebagai antarmuka listrik antara soket atau konektor, memungkinkan sinyal menempuh jarak yang lebih jauh dan terhubung ke soket lain di papan.
Interposer dapat dibuat dari silikon atau bahan organik, bertindak sebagai jembatan antara beberapa cetakan chip dan papan sirkuit. Interposer silikon adalah teknologi terbukti yang dikenal dengan kemampuan pembentukan I/O dan TSV berdensitas tinggi, yang memainkan peran penting dalam pengemasan chip IC 2.5D dan 3D.
Lapisan Redistribusi
Lapisan redistribusi terdiri dari interkoneksi atau jejak tembaga yang digunakan untuk membuat sambungan listrik antara berbagai bagian paket. Ini adalah lapisan dielektrik logam atau polimer tinggi yang memungkinkan cetakan telanjang ditumpuk di dalam paket, sehingga mengurangi jarak I/O pada rakitan chip besar. Lapisan redistribusi telah menjadi bagian integral dari solusi pengemasan 2.5D dan 3D, memungkinkan chip di dalamnya berkomunikasi satu sama lain melalui interposer.
Melalui-Silicon Via (TSV)
TSV adalah teknologi pendukung utama untuk solusi pengemasan 2.5D dan 3D, yang melibatkan pengisian tembaga dalam wafer untuk menyediakan interkoneksi vertikal melalui wafer silikon kosong. Ia melintasi seluruh chip untuk memfasilitasi sambungan listrik, menciptakan jalur terpendek dari satu sisi chip ke sisi lainnya.
Prosesnya melibatkan penggoresan lubang atau rongga dari sisi depan wafer hingga kedalaman tertentu, mengisolasinya, dan mengisinya dengan bahan konduktif (biasanya tembaga). Setelah fabrikasi chip, wafer ditipiskan dari sisi belakang untuk mengekspos Through-Silicon Vias dan logam disimpan di bagian belakang wafer, menyelesaikan interkoneksi TSV.
Kemasan 2.5D
Pengemasan 2.5D merupakan kemajuan dari teknologi pengemasan IC 2D tradisional, memungkinkan perutean dan pemanfaatan ruang yang lebih halus. Dalam kemasan 2.5D, tumpukan cetakan kosong atau penempatan berdampingan ditempatkan di atas interposer dengan silikon tembus silikon (TSV). Basisnya, yaitu interposer, memfasilitasi konektivitas antar chip.
Kemasan 2.5D biasanya digunakan pada ASIC, FPGA, GPU, dan kubus memori kelas atas. Pada tahun 2008, Xilinx membagi FPGA besarnya menjadi empat chip kecil dengan hasil lebih tinggi yang dihubungkan melalui interposer silikon. Hal ini menandai dimulainya kemasan 2.5D, yang kemudian diadopsi secara luas untuk integrasi prosesor High Bandwidth Memory (HBM).
Diagram Skema Pengemasan 2.5D
Kemasan 3D
Dalam pengemasan IC 3D, cetakan logika ditumpuk bersama-sama atau dengan tumpukan cetakan memori tanpa perlu membangun System-on-Chip (SoC) yang besar. Telanjang mati saling berhubungan melalui lapisan interposer aktif. Sementara kemasan IC 2.5D menggunakan tonjolan konduktif atau TSV untuk menumpuk komponen pada interposer, kemasan IC 3D menghubungkan beberapa lapisan wafer silikon dengan komponen berkemampuan TSV.
Teknologi TSV berfungsi sebagai teknologi pendukung yang penting dalam pengemasan IC 2.5D dan 3D, dan industri semikonduktor telah menggunakan teknologi HBM untuk memproduksi chip DRAM untuk pengemasan IC 3D.
Dari tampilan penampang kemasan 3D, dapat diamati bahwa interkoneksi vertikal antara chip silikon dicapai melalui TSV logam tembaga.
chiplet
Di dalam perpustakaan chiplet, terdapat serangkaian chip modular yang dapat diintegrasikan ke dalam kemasan menggunakan teknologi interkoneksi die-to-die. Chiplet mewakili bentuk lain dari kemasan IC 3D, yang memungkinkan integrasi heterogen komponen CMOS dan non-CMOS. Dengan kata lain, mereka adalah System-on-Chips (SoC) yang lebih kecil, yang dikenal sebagai chiplet, bukan SoC besar di dalam paketnya.
Memecah SoC yang besar menjadi chip yang lebih kecil menawarkan hasil yang lebih tinggi dan biaya yang lebih rendah dibandingkan dengan masing-masing chip. Chiplet memungkinkan desainer untuk memanfaatkan berbagai IP tanpa dibatasi oleh node proses atau teknologi manufaktur. Mereka dapat dibuat menggunakan berbagai bahan, termasuk silikon, kaca, dan laminasi.
Sistem berbasis Chiplet terdiri dari beberapa chiplet pada lapisan interposer
Kemasan Fan-Out
Dalam kemasan fan-out, "koneksi" disebarkan pada permukaan chip untuk menyediakan lebih banyak I/O eksternal. Teknologi ini menggunakan senyawa cetakan epoksi (EMC) untuk menyematkan cetakan kosong sepenuhnya, sehingga menghilangkan langkah-langkah proses seperti wafer bumping, underfill, pengikatan flip-chip, pembersihan, pengeluaran bawah, pengawetan, dan kebutuhan akan lapisan interposer, membuat integrasi heterogen menjadi lebih sederhana.
Dibandingkan dengan jenis kemasan lainnya, teknologi fan-out menawarkan faktor bentuk yang lebih kecil dengan I/O yang lebih banyak. Pada tahun 2016, hal ini memungkinkan Apple untuk mengintegrasikan prosesor aplikasi 16 nanometernya dengan DRAM seluler menggunakan teknologi pengemasan TSMC ke dalam satu paket untuk iPhone 7, menjadikan dirinya sebagai teknologi yang menonjol.
Kemasan Fan-Out
Pengemasan Tingkat Wafer Fan-Out (FOWLP)
Teknologi FOWLP merupakan peningkatan pada pengemasan tingkat wafer (WLP) yang memungkinkan lebih banyak koneksi eksternal untuk chip silikon. Ini melibatkan penanaman chip dalam senyawa cetakan epoksi, kemudian membangun lapisan redistribusi kepadatan tinggi (RDL) pada permukaan wafer dan menerapkan bola solder untuk membentuk wafer yang dibentuk kembali.
Biasanya, wafer yang diproses pertama-tama dipotong dadu menjadi cetakan terpisah, yang kemudian didispersikan dan ditempatkan pada struktur pembawa, dengan celah diisi untuk membentuk wafer yang dibentuk kembali. FOWLP menyediakan sejumlah besar sambungan antara kemasan dan papan sirkuit aplikasi, dan karena substratnya lebih besar daripada cetakan kosong, jarak cetakan sebenarnya lebih longgar.
Kemasan Fan-Out
Integrasi Heterogen
Integrasi heterogen melibatkan penggabungan berbagai komponen yang diproduksi secara terpisah ke dalam perakitan tingkat yang lebih tinggi, sehingga meningkatkan fungsionalitas dan meningkatkan karakteristik operasional. Hasilnya, produsen komponen semikonduktor dapat mengintegrasikan komponen fungsional menggunakan aliran proses yang berbeda ke dalam satu komponen.
Integrasi heterogen mirip dengan System-in-Package (SiP), tetapi alih-alih mengintegrasikan beberapa cetakan kosong pada satu substrat, integrasi ini melibatkan pengintegrasian beberapa IP dalam bentuk chiplet pada satu substrat. Konsep dasar integrasi heterogen adalah menggabungkan beberapa komponen dengan fungsi berbeda ke dalam satu paket.
Blok Bangunan Teknologi Integrasi Heterogen
HBM
HBM adalah teknologi memori bertumpuk standar yang menyediakan saluran bandwidth tinggi untuk data di dalam tumpukan dan antara memori dan komponen logika. Pengemasan HBM menumpuk memori mati bersama-sama dan menghubungkannya melalui TSV untuk menciptakan lebih banyak I/O dan bandwidth.
HBM, sebuah standar JEDEC, secara vertikal mengintegrasikan beberapa lapisan komponen DRAM dalam paket bersama dengan prosesor aplikasi, GPU, dan SoC. HBM terutama diimplementasikan dalam bentuk kemasan 2.5D untuk server kelas atas dan chip jaringan. Versi terbaru, HBM2, mengatasi keterbatasan kapasitas dan kecepatan jam yang terlihat pada versi awal HBM.
HBM
interposer
Interposer adalah saluran untuk mentransmisikan sinyal listrik antara beberapa chip mati atau papan sirkuit dalam satu paket. Ini berfungsi sebagai antarmuka listrik antara soket atau konektor, memungkinkan sinyal menempuh jarak yang lebih jauh dan terhubung ke soket lain di papan.
Interposer dapat dibuat dari silikon atau bahan organik, bertindak sebagai jembatan antara beberapa cetakan chip dan papan sirkuit. Interposer silikon adalah teknologi terbukti yang dikenal dengan kemampuan pembentukan I/O dan TSV berdensitas tinggi, yang memainkan peran penting dalam pengemasan chip IC 2.5D dan 3D.
Implementasi Khas Interposer dalam Partisi Sistem
Lapisan Redistribusi
Lapisan redistribusi terdiri dari interkoneksi atau jejak tembaga yang digunakan untuk membuat sambungan listrik antara berbagai bagian paket. Ini adalah lapisan dielektrik logam atau polimer tinggi yang memungkinkan cetakan telanjang ditumpuk di dalam paket, sehingga mengurangi jarak I/O pada rakitan chip besar. Lapisan redistribusi telah menjadi bagian integral dari solusi pengemasan 2.5D dan 3D, memungkinkan chip di dalamnya berkomunikasi satu sama lain melalui interposer.
Pengemasan Terintegrasi Menggunakan Lapisan Redistribusi
Melalui-Silicon Via (TSV)
TSV adalah teknologi pendukung utama untuk solusi pengemasan 2.5D dan 3D, yang melibatkan pengisian tembaga dalam wafer untuk menyediakan interkoneksi vertikal melalui wafer silikon kosong. Ia melintasi seluruh chip untuk memfasilitasi sambungan listrik, menciptakan jalur terpendek dari satu sisi chip ke sisi lainnya.
Prosesnya melibatkan penggoresan lubang atau rongga dari sisi depan wafer hingga kedalaman tertentu, mengisolasinya, dan mengisinya dengan bahan konduktif (biasanya tembaga). Setelah fabrikasi chip, wafer ditipiskan dari sisi belakang untuk mengekspos Through-Silicon Vias dan logam disimpan di bagian belakang wafer, menyelesaikan interkoneksi TSV.
Dalam kemasan TSV, chip DRAM dibumikan, ditembus, dan dihubungkan ke elektroda
Rekomendasi Terkait
粤公网安备44030002007346号