วิทยาศาสตร์ห่วงโซ่อุตสาหกรรมชิปที่แข็งแกร่งที่สุด ชิปอิสระควบคุมการวิเคราะห์เชิงลึกได้ (1)

หน้าแรก ข่าว ไฮไลท์รายวัน วิทยาศาสตร์ห่วงโซ่อุตสาหกรรมชิปที่แข็งแกร่งที่สุด ชิปอิสระควบคุมการวิเคราะห์เชิงลึกได้ (1)

2022-03-17 229

หากมีคนบอกคุณว่า "เฮ้ ชิปที่ฉันทำนั้นควบคุมตัวเองได้ 100%!" เดี๋ยวอย่าเพิ่งรีบไปบูชา(เชื่อ)พระองค์ก่อน โปรดอ่านบทความนี้ก่อนที่จะพูด ...

ก่อนอื่น อะไรคือสิ่งที่ควบคุมตัวเองได้? ความเข้าใจตามสัญชาตญาณที่สุดคือเมื่อคนอื่น "ติดขัด" พวกเขาจะไม่ติดขัด อุตสาหกรรมวงจรรวมมักจะแบ่งออกเป็นสามสาขา: การออกแบบชิป การผลิตชิป และการทดสอบบรรจุภัณฑ์ ดูรูปต่อไปนี้:

เราวิเคราะห์ทีละรายการ การออกแบบชิปได้รับการวิเคราะห์เป็นหลักจากสามด้าน: EDA, IP และการออกแบบ การผลิตชิปได้รับการวิเคราะห์จากสามด้านเป็นหลัก ได้แก่ อุปกรณ์ เทคโนโลยี และวัสดุ; การวิเคราะห์บรรจุภัณฑ์ตั้งแต่การออกแบบบรรจุภัณฑ์ บรรจุภัณฑ์ของผลิตภัณฑ์ และการทดสอบชิป

การออกแบบชิป

จะเริ่มต้นการออกแบบชิปได้อย่างไร? ขั้นแรก คุณต้องมีเครื่องมือ (EDA) จากนั้นจึงเริ่มการออกแบบชิปด้วยความช่วยเหลือของทรัพยากรที่มีอยู่ (IP) ตลอดจนแนวคิดและแผนงานของคุณเอง ที่นี่ เราจะวิเคราะห์การออกแบบชิปจากเครื่องมือออกแบบชิป EDA, IP และกระบวนการออกแบบวงจรรวม

1.1 อีดีเอ

EDA (Electronic Design Automation) ระบบอัตโนมัติในการออกแบบทางอิเล็กทรอนิกส์ มักหมายถึงซอฟต์แวร์ที่ใช้สำหรับการออกแบบทางอิเล็กทรอนิกส์ มีคนเคยพูดกับฉันว่า "เกิดอะไรขึ้นกับ EDA? มันเป็นเพียงเครื่องมือไม่ใช่หรือ?" ใช่ มันเป็นเครื่องมือ แต่ถ้าไม่มีมัน คุณจะไม่สามารถออกแบบอะไรได้เลย! วงจรรวมขนาดใหญ่ในปัจจุบันสามารถรวมทรานซิสเตอร์ได้มากกว่า 100 ล้านตัวในขนาดตารางมิลลิเมตรของเมล็ดงา และมีเครือข่ายเชื่อมต่อหลายร้อยล้านเครือข่ายระหว่างทรานซิสเตอร์เหล่านี้ ชิป SoC กระแสหลักในปัจจุบันมีทรานซิสเตอร์มากกว่า 10 หมื่นล้านตัว หากไม่มีเครื่องมือ EDA ที่แม่นยำและทรงพลัง จะสามารถออกแบบได้อย่างไร? EDA เป็นเครื่องมือสำคัญสำหรับการออกแบบชิป ปัจจุบัน Synopsys, Cadence และ Mentor (Siemens EDA) ครองส่วนแบ่งการตลาดมากกว่า 90% ในการออกแบบชิประดับไฮเอนด์ที่มีขนาดต่ำกว่า 10 นาโนเมตร ส่วนแบ่งของมันนั้นสูงถึง 100% ด้วยซ้ำ กล่าวคือ แทบจะเป็นไปไม่ได้เลยที่จะพัฒนาชิปที่มีขนาดต่ำกว่า 10 นาโนเมตร หากไม่มีเครื่องมือ EDA ของสามบริษัทข้างต้น ตารางต่อไปนี้แสดงเครื่องมือ EDA หลักในปัจจุบันในการออกแบบชิป:

การออกแบบชิปแบ่งออกเป็นการออกแบบ การจำลอง และการตรวจสอบ และเครื่องมือ EDA ที่เกี่ยวข้องจะแบ่งออกเป็นเครื่องมือออกแบบ เครื่องมือจำลอง และเครื่องมือตรวจสอบ เครื่องมือออกแบบแก้ปัญหาในการสร้างแบบจำลอง นั่นคือตั้งแต่ 0 ถึง 1 (ตั้งแต่เริ่มต้น) ในขณะที่เครื่องมือจำลองและการตรวจสอบจะช่วยแก้ปัญหาในการยืนยันแบบจำลอง กล่าวคือ ไม่ว่า 1 คือ 1 หรือ 0.9 หรือ 1.1 ดังนั้นจากมุมมองของการพัฒนา EDA การพัฒนาเครื่องมือการออกแบบจึงยากกว่า นอกจากนี้ ยิ่งขนาดการออกแบบมีขนาดใหญ่ขึ้น ความต้องการของโหนดกระบวนการก็จะยิ่งสูงขึ้น และการพัฒนาเครื่องมือ EDA ก็จะยิ่งยากขึ้นเท่านั้น ปัจจุบัน เครื่องมือ EDA ในประเทศประสบความสำเร็จในเครื่องมือตรวจสอบจุดตรวจสอบการจำลองบางรายการ และยังมีเครื่องมือแบบครบวงจรในการออกแบบวงจรแอนะล็อกอีกด้วย อย่างไรก็ตาม ยังมีช่องว่างขนาดใหญ่ระหว่างพวกเขากับผู้ผลิตรายใหญ่สามรายในการออกแบบวงจรรวมขนาดใหญ่ โดยเฉพาะอย่างยิ่งในกระบวนการออกแบบชิปดิจิทัลระดับไฮเอนด์

1.2 ไอพี

IP (ทรัพย์สินทางปัญญา) ย่อมาจากความหมายของสิทธิในทรัพย์สินทางปัญญา ในอุตสาหกรรม หมายถึงโมดูลที่กำหนดไว้ล่วงหน้า ตรวจสอบแล้ว และนำกลับมาใช้ใหม่ได้ ซึ่งสามารถทำหน้าที่เฉพาะได้อย่างสมบูรณ์ IP เป็นหน่วยพื้นฐานของ LSI และ SoC ยังสามารถกล่าวได้ว่าเป็นเทคโนโลยีมัลติเพล็กซ์ที่ใช้ IP core โดยทั่วไป IP จะแบ่งออกเป็นฮาร์ดคอร์ ซอฟต์คอร์ และโซลิดคอร์ โดยทั่วไป ฮาร์ดคอร์ของ IP ได้รับการแมปกับกระบวนการเฉพาะ ซึ่งได้รับการตรวจสอบโดยการผลิตชิป มีลักษณะเฉพาะของพื้นที่และประสิทธิภาพที่สามารถคาดเดาได้ แต่มีความยืดหยุ่นน้อยกว่า IP core ถูกส่งในรูปแบบ HDL ซึ่งมีความยืดหยุ่น แต่ประสิทธิภาพไม่อาจคาดเดาได้ IP core ปรับประสิทธิภาพและพื้นที่ให้เหมาะสมผ่านโครงร่างหรือไลบรารีกระบวนการทั่วไป ซึ่งมีความยืดหยุ่นและคาดการณ์ได้มากกว่าฮาร์ดคอร์และซอฟต์คอร์ และเป็นการประนีประนอมระหว่างฮาร์ดคอร์และซอฟต์คอร์

ตารางต่อไปนี้แสดงผู้ให้บริการ IP 10 อันดับแรกของโลกในปัจจุบัน จะเห็นได้ว่าจีนมีผู้เข้ารอบสุดท้าย 10 รายใน 3 อันดับแรก แต่ส่วนแบ่งการตลาดรวมของทั้งสองบริษัทมีเพียง 40% เท่านั้น ในขณะที่ ARM เพียงอย่างเดียวครองส่วนแบ่งตลาดมากกว่า 30% ในขณะที่วิสาหกิจในอเมริกาคิดเป็น XNUMX% ของ ส่วนแบ่งการตลาด หาก ARM ถูกซื้อโดย Nvidia ตลาด IP โดยพื้นฐานแล้วจะเป็นโลกของสหรัฐอเมริกา นอกจากนี้ เรายังพบว่า Synopsys และ Cadence สองบริษัท EDA ที่ใหญ่ที่สุดในโลก ยังครองตำแหน่งที่สองและสามในสาขา IP อีกด้วย

รูปต่อไปนี้แสดงประเภทของ IP ซึ่งโปรเซสเซอร์คิดเป็น 51%, IP ของอินเทอร์เฟซคิดเป็น 22.1%, คลาสดิจิทัลคิดเป็น 8.1% และบัญชีอื่นๆ คิดเป็น 18.8% ARM ซึ่งเป็นคลาสโปรเซสเซอร์เป็นเพียงคลาสเดียว Synopsys เป็นผู้นำอุตสาหกรรมด้านอินเทอร์เฟซ IP

1.3วงจรการออกแบบ

ขั้นตอนการออกแบบชิปสามารถแบ่งออกเป็นขั้นตอนการออกแบบ IC แบบดิจิทัลและขั้นตอนการออกแบบ IC แบบอะนาล็อกกระบวนการออกแบบ IC ดิจิทัล: คำจำกัดความของชิป → การออกแบบลอจิก → การสังเคราะห์ลอจิก → การออกแบบทางกายภาพ → การตรวจสอบทางกายภาพ → การส่งมอบเค้าโครงข้อมูลจำเพาะของชิปหมายถึงการสร้างดัชนีฟังก์ชันและประสิทธิภาพของชิปตามความต้องการ และจัดทำเอกสารข้อกำหนดการออกแบบให้ครบถ้วนการออกแบบลอจิกหมายถึงการใช้งานการออกแบบลอจิกในระดับ RTL (ระดับการลงทะเบียน-การถ่ายโอน) ตามภาษาคำอธิบายฮาร์ดแวร์ และฟังก์ชันที่ถูกต้องได้รับการตรวจสอบโดยการตรวจสอบตรรกะหรือการตรวจสอบอย่างเป็นทางการการสังเคราะห์ลอจิกหมายถึงการเปลี่ยนแปลงของ RTL ให้เป็นรายการสุทธิระดับเกทโดยมีเป้าหมายเฉพาะ และการปรับความล่าช้าของรายการสุทธิ พื้นที่ และการใช้พลังงานให้เหมาะสมการออกแบบทางกายภาพหมายถึงกระบวนการจัดเรียงและเดินสาย netlist ระดับเกตตามข้อจำกัด และสุดท้ายคือการสร้างเลย์เอาต์ ซึ่งรวมถึง: การนำเข้าข้อมูล → การวางแผนเลย์เอาต์ → เลย์เอาต์ของหน่วย → การสังเคราะห์แผนผังนาฬิกา → การเดินสายไฟ

การนำเข้าข้อมูลคือไฟล์สคริปต์ที่แนะนำรายการสุทธิสุทธิและข้อจำกัดด้านเวลา และไฟล์ไลบรารีที่โรงหล่อจัดเตรียมไว้ให้
เค้าโครงหมายถึงกระบวนการวางแผนตำแหน่งของหน่วยอินพุต/เอาท์พุต หน่วยมาโคร และโมดูลหลักอื่นๆ บนชิป
เค้าโครงเซลล์เป็นกระบวนการในการวางเซลล์มาตรฐานโดยอัตโนมัติตามรายการสุทธิและข้อจำกัดด้านเวลา
การสังเคราะห์แผนผังนาฬิกาหมายถึงกระบวนการแทรกบัฟเฟอร์นาฬิกา การสร้างเครือข่ายนาฬิกา และลดความล่าช้าและความเบี่ยงเบนของนาฬิกาให้เหลือน้อยที่สุดการเดินสายไฟหมายถึงกระบวนการเชื่อมต่อแต่ละยูนิตโดยอัตโนมัติตามความสัมพันธ์ของวงจรภายใต้เงื่อนไขข้อจำกัดของจำนวนชั้นการเดินสาย ความกว้างของเส้น และระยะห่างของเส้น

การตรวจสอบทางกายภาพมักจะรวมถึงการตรวจสอบกฎการออกแบบโครงร่าง (DRC) การตรวจสอบความสอดคล้องของแผนผังโครงร่าง (LVS) และการตรวจสอบกฎไฟฟ้า (ERC)

Tape Out หมายถึงการถ่ายโอนไฟล์เลย์เอาต์ไปยังโรงหล่อเพื่อสร้างรูปแบบมาสก์และผลิตชิปบนสมมติฐานว่าการตรวจสอบและการตรวจสอบทั้งหมดถูกต้องกระบวนการออกแบบ IC แบบอะนาล็อก: คำจำกัดความของชิป → การออกแบบวงจร → การออกแบบโครงร่าง → การตรวจสอบโครงร่าง → การส่งมอบโครงร่าง

คำจำกัดความของชิปและการส่งมอบเลย์เอาต์เหมือนกับวงจรดิจิทัล ในขณะที่ IC แบบอะนาล็อกมีความแตกต่างกันในการออกแบบวงจร การออกแบบเลย์เอาต์ การตรวจสอบเลย์เอาต์ และวงจรดิจิทัลการออกแบบวงจรแอนะล็อกหมายถึงการออกแบบโครงสร้างวงจรแอนะล็อกระดับทรานซิสเตอร์ตามความต้องการของระบบ และฟังก์ชันและประสิทธิภาพของวงจรได้รับการตรวจสอบโดย SPICE และเครื่องมือจำลองอื่นๆ

การออกแบบเลย์เอาต์แบบอะนาล็อกคือการวาดเรขาคณิตของเลย์เอาต์ที่สอดคล้องกับแผนภาพวงจรตามกฎการออกแบบ และจำลองฟังก์ชันและประสิทธิภาพของเลย์เอาต์

การตรวจสอบโครงร่างแบบอะนาล็อกคือการตรวจสอบกฎกระบวนการ กฎทางไฟฟ้า และการตรวจสอบความสอดคล้องของแผนผังวงจรโครงร่างเรามาสรุปง่ายๆ กัน:

การออกแบบชิป: ด้วยการสนับสนุนของเครื่องมือ EDA กระบวนการทั้งหมดของการออกแบบชิปจะเสร็จสมบูรณ์โดยการซื้อการอนุญาต IP + การวิจัยและพัฒนาอิสระ (การพัฒนาแบบร่วมมือ) IP และปฏิบัติตามกระบวนการจำลองและตรวจสอบที่เข้มงวดของการออกแบบวงจรรวม ในกระบวนการนี้ EDA, IP และกระบวนการออกแบบที่เข้มงวดเป็นสิ่งที่ขาดไม่ได้

ในปัจจุบัน ในบรรดาองค์ประกอบทั้งสามนี้ กระบวนการออกแบบเป็นองค์ประกอบแรกที่สามารถควบคุมตนเองได้ตารางต่อไปนี้แสดงบริษัทออกแบบชิป 10 อันดับแรกของโลกเพื่อเป็นข้อมูลอ้างอิงของคุณ

การผลิตชิป

ปัจจุบันการผลิตชิปถือเป็นอุตสาหกรรมที่มีเกณฑ์สูงสุดในอุตสาหกรรมวงจรรวม ดูเกณฑ์ยังไงครับ? ยิ่งลงทุนสูง ผู้เล่นยิ่งน้อย เกณฑ์ก็ยิ่งสูง ปัจจุบันเหลือเพียง TSMC, SAMSUNG และ Intel เท่านั้นในการผลิตชิประดับไฮเอนด์ ด้านล่างนี้ เราวิเคราะห์การผลิตชิปจากสามด้าน: อุปกรณ์ เทคโนโลยี และวัสดุ และมองหาช่องว่างระหว่างเรากับเทคโนโลยีการผลิตขั้นสูง

2.1 อุปกรณ์

การผลิตชิปต้องใช้กระบวนการทางเทคโนโลยีมากกว่า 2,000 กระบวนการจึงจะเสร็จสมบูรณ์ และแต่ละขั้นตอนขึ้นอยู่กับอุปกรณ์เฉพาะเพื่อให้บรรลุเป้าหมายมีกระบวนการสำคัญสามกระบวนการในการผลิตชิป: การพิมพ์หินด้วยแสง การแกะสลัก และการสะสม กระบวนการหลักสามกระบวนการมีการหมุนเวียนซ้ำๆ ในกระบวนการผลิต และสุดท้ายก็มีการผลิตชิปที่ผ่านการรับรองอุปกรณ์หลักสามอย่างถูกใช้ในสามกระบวนการหลัก ได้แก่ เครื่องจัดตำแหน่งหน้ากาก เครื่องแกะสลัก และอุปกรณ์สะสมฟิล์มบาง อุปกรณ์หลักสามชนิดคิดเป็นประมาณ 22%, 22% และ 20% ของการลงทุนอุปกรณ์ทั้งหมด และเป็นอุปกรณ์เซมิคอนดักเตอร์สามชนิดที่มีสัดส่วนสูงสุด

ยกตัวอย่างเครื่องจัดตำแหน่งหน้ากากและเครื่องแกะสลักทั่วไปที่สุดเพื่อแนะนำและวิเคราะห์ความสามารถในการควบคุมตนเอง

เครื่องฉายภาพ

หลักการของ Mask aligner จริงๆ แล้วเหมือนกับเครื่องฉายสไลด์ กล่าวคือ แสงจะถูกฉายลงบนแผ่นเวเฟอร์ที่เคลือบด้วยสารต้านทานแสงผ่านหน้ากาก (หรือที่เรียกว่าหน้ากาก) โดยมีแผนภาพวงจร ในช่วงปลายทศวรรษ 1960 Nikon และ Canon ของญี่ปุ่นเริ่มเข้าสู่สาขานี้ และระบบจัดตำแหน่งหน้ากากก็ไม่ซับซ้อนไปกว่ากล้องในเวลานั้นมากนัก

เครื่องจัดตำแหน่งหน้ากาก EVU EUV การพิมพ์หินอัลตราไวโอเลตสุดขีด (Extreme Ultra-Violet) เป็นเทคโนโลยีการพิมพ์หินรุ่นใหม่ที่ใช้ความยาวคลื่นอัลตราไวโอเลตสุดขีด (EUV) โดยมีความยาวคลื่น 13.5 นาโนเมตร เนื่องจากความแม่นยำในการพิมพ์หินอยู่ที่หลายนาโนเมตร EUV จึงต้องใช้ความเข้มข้นของแสงที่สูงมาก ซึ่งเทียบเท่ากับการถือไฟฉายส่องจุดดวงจันทร์โดยใช้เหรียญไม่เกิน 1 เหรียญ กระจกสะท้อนจะต้องมีความยาว 30 ซม. โดยมีความผันผวนน้อยกว่า 0.3 นาโนเมตร ซึ่งเทียบเท่ากับความผันผวนของรางรถไฟจากปักกิ่งไปยังเซี่ยงไฮ้ที่น้อยกว่า 1 มม. เครื่องจัดตำแหน่งหน้ากาก EUV มีน้ำหนัก 180 ตัน มีชิ้นส่วนมากกว่า 100,000 ชิ้น ต้องการตู้คอนเทนเนอร์ 40 ตู้ในการขนส่ง และใช้เวลามากกว่าหนึ่งปีในการติดตั้งและแก้ไขจุดบกพร่อง ในปี 2000 Nikon ของญี่ปุ่นเป็นผู้นำในด้านการจัดตำแหน่งหน้ากาก และในปี 2009 ASML ก็นำหน้าไปมากด้วยส่วนแบ่งการตลาดเกือบ 70% ในปัจจุบัน มีเพียง ASML เท่านั้นที่สามารถจัดหาเครื่องมือจัดตำแหน่งหน้ากากที่ทันสมัยที่สุดได้ ที่บ้าน Shanghai Microelectronics (SMEE) มีเครื่องมือจัดตำแหน่งหน้ากากที่มีความละเอียด 90 นาโนเมตรอยู่แล้ว และเครื่องมือจัดตำแหน่งหน้ากากใหม่อยู่ระหว่างการพัฒนา

ข้อจำกัดความรับผิดชอบ: บทความนี้ทำซ้ำจาก "กวีนิพนธ์ของขงจื๊อ" บทความนี้นำเสนอเฉพาะความคิดเห็นส่วนตัวของผู้เขียน และไม่ได้นำเสนอมุมมองของ Sacco Micro และอุตสาหกรรม มีไว้สำหรับการพิมพ์ซ้ำและแบ่งปันเพื่อสนับสนุนการคุ้มครองสิทธิในทรัพย์สินทางปัญญาเท่านั้น โปรดระบุแหล่งที่มาต้นฉบับและผู้แต่งเมื่อพิมพ์ซ้ำ หากมีการละเมิดใด ๆ โปรดติดต่อเราเพื่อลบออก

โทรศัพท์บริษัท: +86-0755-83044319
แฟกซ์/แฟกซ์:+86-0755-83975897
อีเมล์: 1615456225@qq.com
QQ: 3518641314 ผู้จัดการหลี่
QQ: 332496225 ผู้จัดการชิว
ที่อยู่: ห้อง 809 บล็อก C อาคารเทคโนโลยี Zhantao เลขที่ 1079 Minzhi Avenue เขตหลงหัวใหม่ เซินเจิ้น

จากเคาน์เตอร์ Huaqiangbei สู่แพลตฟอร์มค้าปลีกออนไลน์: ความเหมือนและความแตกต่างระหว่างแพลตฟอร์มจัดซื้อชิ้นส่วนอิเล็กทรอนิกส์และโมเดล Huaqiangbei

บทสัมภาษณ์จูดี้ หลิว จาก Slkor: คว้ารางวัลยอดขายหน้าใหม่ยอดเยี่ยม 3 รางวัล ด้วยกลยุทธ์ที่เรียบง่าย