誰かがあなたに「おい、私が作ったチップは100％自己制御可能だ！」と言ったとしたら、 待てよ、急いで彼を崇拝（信じ）しないでください。発言する前にこの記事をお読みください。 ...

    01   

チップ設計

1.1 EDA

EDA(Electronic Design Automation) 電子設計オートメーションは、電子設計に使用されるソフトウェアを指すことがよくあります。ある人が私に「EDA の何が問題なのか？それはただのツールではないのか？」と言ったことがあります。はい、それはツールですが、それがなければ何もデザインできません。今日の大規模集積回路は、ゴマ粒ほどの大きさの平方ミリメートルに 100 億個以上のトランジスタを集積することができ、これらのトランジスタ間には何億もの接続ネットワークが存在します。現在の主流の SoC チップには 10 億個を超えるトランジスタが搭載されています。正確で強力な EDA ツールがない場合、どのように設計できるでしょうか? EDA はチップ設計に不可欠なツールです。現在、Synopsys、Cadence、Mentor(Siemens EDA)が90%以上の市場シェアを占めています。 10ナノメートル未満のハイエンドチップの設計では、そのシェアは100%にも達します。つまり、上記 10 社の EDA ツールなしでは XNUMXnm 以下のチップを開発することはほぼ不可能です。次の表は、チップ設計における現在の主流の EDA ツールを示しています。

1.2 IP

次の表は、現時点で世界のトップ 10 の IP プロバイダーを示しています。中国にはトップ 10 にファイナリスト 3 社が入っていることがわかりますが、40 社を合わせた市場シェアはわずか 30% であり、ARM だけで市場シェアの XNUMX% 以上を占めているのに対し、アメリカ企業は XNUMX% を占めています。市場シェア。 ARMがNvidiaに買収されれば、IP市場は基本的に米国の世界となる。 さらに、世界の 2 大 EDA 企業である Synopsys と Cadence が、IP 分野でも 2 位と 3 位を占めていることがわかりました。

IPの種類は次の図のとおりで、プロセッサが51%、インターフェースIPが22.1%、デジタルクラスが8.1%、その他が18.8%となっています。プロセッサ クラスは ARM だけです。シノプシスはインターフェース IP の業界リーダーです。

1.3設計サイクル

チップの設計フローは、デジタルICの設計フローとアナログICの設計フローに分けられます。デジタル IC 設計プロセス: チップ定義 → 論理設計 → 論理合成 → 物理設計 → 物理検証 → レイアウト納品。チップ仕様書とは、チップの機能や性能の指標を要件に従って作成し、設計仕様書を完成させることを指します。論理設計とは、ハードウェア記述言語に基づいてRTL(Register-Transfer Level)レベルで論理設計を実現することを指し、論理検証や形式検証によって正しい機能が検証されます。論理合成とは、RTL を特定のターゲットを使用してゲート レベルのネットリストに変換し、ネットリストの遅延、面積、消費電力を最適化することを指します。物理設計とは、制約に従ってゲートレベルのネットリストを配置および配線し、最終的にレイアウトを生成するプロセスを指します。これには、データインポート→レイアウト計画→ユニットレイアウト→クロックツリー合成→配線も含まれます。

• データ インポートは、統合されたネットリストとタイミング制約をガイドするスクリプト ファイルと、ファウンドリによって提供されるライブラリ ファイルです。
  

• レイアウトとは、チップ上の入出力ユニット、マクロユニット、その他の主要モジュールの位置を計画するプロセスを指します。
  

• セル レイアウトは、ネットリストとタイミング制約に従って標準セルを自動的に配置するプロセスです。
  

• クロック ツリー合成とは、クロック バッファを挿入し、クロック ネットワークを生成し、クロックの遅延と偏差を最小限に抑えるプロセスを指します。配線とは、配線層数、線幅、線間隔などの制約条件のもと、回路関係に従って各ユニットを自動的に接続する処理を指します。

  
  

物理的検証には、通常、レイアウト デザイン ルール チェック (DRC)、レイアウト回路図の整合性チェック (LVS)、および電気的ルール チェック (ERC) が含まれます。

テープアウトとは、すべてのチェックと検証が正しいことを前提として、レイアウト ファイルをファウンドリに転送してマスク パターンを生成し、チップを製造することを指します。アナログICの設計プロセス：チップ定義→回路設計→レイアウト設計→レイアウト検証→レイアウト納品。

このうち、チップ定義やレイアウト納品はデジタル回路と同じですが、アナログICは回路設計、レイアウト設計、レイアウト検証、デジタル回路が異なります。アナログ回路設計とは、システム要件に応じてトランジスタレベルのアナログ回路構造を設計することを指し、回路の機能や性能はSPICEなどのシミュレーションツールによって検証されます。

アナログレイアウト設計とは、デザインルールに従って回路図に対応するレイアウト形状を描画し、レイアウトの機能や性能をシミュレーションすることです。

アナログレイアウト検証は、プロセスルール、電気ルール、レイアウト回路図の整合性チェックを検証します。ここで、簡単にまとめてみましょう。

チップ設計：EDAツールのサポートにより、チップ設計の全プロセスは、IP認可+独立研究開発（共同開発）IPを購入し、集積回路設計の厳密なシミュレーションと検証プロセスに従うことによって完了します。このプロセスでは、EDA、IP、厳密な設計プロセスが不可欠です。

現時点では、これら 3 つの要素のうち、最初に自己制御を実現できるのは設計プロセスです。次の表は、参考までに世界のチップ設計会社トップ 10 を示しています。

    02   

チップ製造

2.1 装置

チップの製造を完了するには 2,000 以上の技術プロセスが必要で、各ステップはそれを達成するための特定の装置に依存します。チップ製造には、フォトリソグラフィー、エッチング、蒸着という 3 つの主要なプロセスがあります。 生産工程では大きく3つの工程が繰り返され、最終的に合格したチップが製造されます。3つの主要なプロセスでは、マスクアライナー、エッチング装置、薄膜蒸着装置の3つの主要な装置が使用されます。 主要３装置は設備投資全体の約２２％、２２％、２０％を占めており、半導体装置の中で最も割合が高い３装置となっている。

最も代表的なマスクアライナーとエッチングマシンを例に挙げて、自己制御性を紹介および分析します。

フォトエッチングマシン

免責事項：この記事は『論語』から転載したものです。この記事は著者の個人的な見解のみを表すものであり、Sacco Micro および業界の見解を表すものではありません。知的財産権の保護をサポートするため、転載および共有のみを目的としています。転載する場合は、出典と作者を明記してください。侵害がある場合は、削除するためにご連絡ください。

会社電話番号: +86-0755-83044319
ファックス/ファックス:+86-0755-83975897
Eメール：1615456225@qq.com
QQ: 3518641314 李マネージャー
QQ: 332496225 邱マネージャー
住所: 深セン市龍華新区民志大道809号、Zhantao Technology Building、Cブロック、1079号室