اخبار
اخبار
قوی ترین علم زنجیره صنعت تراشه، تجزیه و تحلیل عمیق قابل کنترل مستقل از تراشه (1)
2022-03-17 229

اگر کسی به شما بگوید، "هی، تراشه ای که من ساختم 100% خود کنترل است!" صبر کن، اول در عبادت (باور) او عجله نکن. لطفا قبل از صحبت این مقاله را بخوانید. ...

اول از همه، خود کنترلی چیست؟ شهودی ترین درک این است که وقتی دیگران «گیر می کنند»، گیر نمی کنند. صنعت مدارهای مجتمع معمولاً به سه زمینه تقسیم می شود: طراحی تراشه، ساخت تراشه و آزمایش بسته. شکل زیر را ببینید:  
   
  آنها را یکی یکی تحلیل می کنیم. طراحی تراشه عمدتا از سه جنبه تجزیه و تحلیل می شود: EDA، IP و طراحی. تولید تراشه عمدتا از سه جنبه تجزیه و تحلیل می شود: تجهیزات، فناوری و مواد. بسته بندی از طراحی بسته بندی، بسته بندی محصول و آزمایش تراشه تجزیه و تحلیل می شود.


    01   

طراحی تراشه


چگونه طراحی تراشه را شروع کنیم؟ ابتدا به ابزارها (EDA) نیاز دارید، سپس می توانید طراحی تراشه را با کمک منابع موجود (IP) و ایده ها و طرح های خود شروع کنید. در اینجا، طراحی تراشه را از ابزارهای طراحی تراشه EDA، IP و فرآیند طراحی مدارهای مجتمع تحلیل خواهیم کرد.
           

1.1 EDA


 

EDA (Electronic Design Automation) اتوماسیون طراحی الکترونیکی، اغلب به نرم افزار مورد استفاده برای طراحی الکترونیکی اشاره دارد. یک بار یکی به من گفت: "EDA چه مشکلی دارد؟ آیا این فقط یک ابزار نیست؟" بله، این یک ابزار است، اما بدون آن، شما نمی توانید چیزی طراحی کنید! مدارهای مجتمع در مقیاس بزرگ امروزی می توانند بیش از 100 میلیون ترانزیستور را در یک میلی متر مربع به اندازه دانه کنجد یکپارچه کنند و صدها میلیون شبکه اتصال در بین این ترانزیستورها وجود دارد. تراشه های اصلی SoC امروزی بیش از 10 میلیارد ترانزیستور دارند. اگر ابزار دقیق و قدرتمند EDA وجود نداشته باشد چگونه می توان آن را طراحی کرد؟ EDA یک ابزار ضروری برای طراحی تراشه است. در حال حاضر Synopsys، Cadence و Mentor (Ziemens EDA) بیش از 90 درصد از سهم بازار را به خود اختصاص داده اند. در طراحی تراشه های رده بالای زیر 10 نانومتر، سهم آن حتی به 100 درصد می رسد. یعنی توسعه تراشه زیر 10 نانومتر بدون ابزارهای EDA سه شرکت فوق تقریبا غیرممکن است. جدول زیر ابزارهای جریان اصلی EDA را در طراحی تراشه نشان می دهد:

طراحی تراشه به طراحی، شبیهسازی و تأیید تقسیم میشود و ابزارهای EDA مربوطه به ابزارهای طراحی، ابزارهای شبیهسازی و ابزارهای تأیید تقسیم میشوند. ابزار طراحی مشکل ساخت مدل را حل می کند، یعنی از 0 تا 1 (از ابتدا)، در حالی که ابزار شبیه سازی و تأیید مشکل تأیید مدل را حل می کند، یعنی اینکه 1 است یا 1 یا 0.9. بنابراین، از منظر توسعه EDA، توسعه ابزارهای طراحی دشوارتر است. علاوه بر این، هرچه مقیاس طراحی بزرگتر باشد، نیازهای گره های فرآیند بالاتر است و توسعه ابزارهای EDA دشوارتر است. در حال حاضر، ابزارهای داخلی EDA در برخی از ابزارهای تأیید نقطه شبیهسازی دستاوردهایی داشتهاند و همچنین دارای ابزارهای تمام فرآیند در طراحی مدارهای آنالوگ هستند. با این حال، هنوز شکاف بزرگی بین آنها و سه سازنده بزرگ در طراحی مدارهای مجتمع در مقیاس بزرگ، به ویژه در فرآیند طراحی تراشه های دیجیتالی پیشرفته وجود دارد.
           

1.2 IP


  IP (Intelligent Property) مخفف معنای حقوق مالکیت معنوی است. در صنعت، به یک ماژول از پیش تعریف شده، تأیید شده و قابل استفاده مجدد اشاره دارد که می تواند یک عملکرد خاص را تکمیل کند. IP واحد اصلی LSI است و حتی می توان گفت SoC یک فناوری مالتی پلکسی مبتنی بر هسته IP است. به طور کلی، IP به هسته سخت، هسته نرم و هسته جامد تقسیم می شود. به طور کلی، هسته سخت IP به یک فرآیند خاص نگاشت شده است که توسط ساخت تراشه تأیید شده است. دارای ویژگی های منطقه و عملکرد قابل پیش بینی است، اما انعطاف پذیری کمتری دارد. هسته IP به صورت HDL ارائه می شود که انعطاف پذیر است، اما عملکرد آن غیرقابل پیش بینی است. هسته IP عملکرد و مساحت خود را از طریق طرحبندی یا کتابخانه فرآیند عمومی بهینه میکند، که انعطافپذیرتر و قابل پیشبینیتر از هسته سخت و هسته نرم است و سازشی بین هسته سخت و هسته نرم است.
 

جدول زیر 10 ارائه دهنده IP برتر در حال حاضر جهان را نشان می دهد. مشاهده می شود که چین دو فینالیست در بین 10 شرکت برتر دارد، اما سهم بازار ترکیبی این دو شرکت تنها 3 درصد است، در حالی که ARM به تنهایی بیش از 40 درصد از سهم بازار را به خود اختصاص داده است، در حالی که شرکت های آمریکایی 30 درصد از سهم بازار را به خود اختصاص داده اند. سهم بازار اگر ARM توسط Nvidia خریداری شود، بازار IP اساساً دنیای ایالات متحده خواهد بود. علاوه بر این، ما همچنین متوجه شدیم که Synopsys و Cadence، دو شرکت بزرگ EDA در جهان، نیز جایگاههای دوم و سوم را در زمینه IP دارند.

شکل زیر انواع IP را نشان می دهد که در آن پردازنده 51 درصد، IP رابط 22.1 درصد، کلاس دیجیتال 8.1 درصد و بقیه 18.8 درصد را تشکیل می دهند. ARM، کلاس پردازنده، تنها یک است. Synopsys پیشرو صنعت در IP رابط است.

           

1.3چرخه طراحی

جریان طراحی تراشه را می توان به جریان طراحی آی سی دیجیتال و جریان طراحی آی سی آنالوگ تقسیم کرد.فرآیند طراحی آی سی دیجیتال: تعریف تراشه → طراحی منطقی → سنتز منطقی → طراحی فیزیکی → تأیید فیزیکی → تحویل طرح.مشخصات تراشه به ایجاد شاخص عملکرد و عملکرد تراشه مطابق با الزامات و تکمیل سند مشخصات طراحی اشاره دارد.طراحی منطقی به تحقق طراحی منطقی در سطح RTL (سطح ثبت-انتقال) بر اساس زبان توصیف سخت افزار اشاره دارد و عملکرد صحیح با تأیید منطقی یا تأیید رسمی تأیید می شود.منطق سنتز به تبدیل RTL به یک نت لیست سطح دروازه با یک هدف خاص و بهینه سازی تاخیر لیست شبکه، مساحت و مصرف انرژی اشاره دارد.Physical Design به فرآیند چیدمان و سیمکشی نتلیست سطح دروازه با توجه به محدودیتها و در نهایت تولید طرح اشاره دارد که شامل: واردات داده → برنامهریزی چیدمان → چیدمان واحد → سنتز درخت ساعت → سیمکشی است.

  • وارد کردن داده ها فایل اسکریپتی است که فهرست شبکه یکپارچه و محدودیت های زمان بندی و فایل کتابخانه ارائه شده توسط ریخته گری را راهنمایی می کند.
  • Layout به فرآیند برنامه ریزی موقعیت واحدهای ورودی/خروجی، واحدهای ماکرو و سایر ماژول های اصلی بر روی تراشه اشاره دارد.

  • چیدمان سلولی فرآیند قرار دادن خودکار سلول های استاندارد بر اساس فهرست شبکه و محدودیت های زمان بندی است.

  • سنتز درخت ساعت به فرآیند درج بافر ساعت، ایجاد شبکه ساعت و به حداقل رساندن تاخیر و انحراف ساعت اشاره دارد.سیم کشی به فرآیند اتصال خودکار هر واحد با توجه به رابطه مدار تحت شرایط محدودیت تعداد لایه های سیم کشی، عرض خطوط و فاصله خطوط اشاره دارد.


تأیید فیزیکی معمولاً شامل بررسی قوانین طراحی چیدمان (DRC)، بررسی قواعد نمودار شماتیک طرح (LVS) و بررسی قوانین الکتریکی (ERC) است.

Tape Out به انتقال فایلهای طرحبندی به ریختهگری برای تولید الگوهای ماسک و تولید تراشهها با این فرض که همه بررسیها و تأییدها درست هستند، اشاره دارد.فرآیند طراحی آی سی آنالوگ: تعریف تراشه → طراحی مدار → طراحی چیدمان → تأیید طرح → تحویل طرح.

در میان آنها، تعریف تراشه و تحویل طرح مانند مدارهای دیجیتال است، در حالی که آی سی آنالوگ در طراحی مدار، طراحی طرح، تأیید طرح و مدارهای دیجیتال متفاوت است.طراحی مدار آنالوگ به طراحی ساختار مدار آنالوگ در سطح ترانزیستور با توجه به نیازهای سیستم اشاره دارد و عملکرد و عملکرد مدار توسط SPICE و سایر ابزارهای شبیه سازی تایید می شود.

طراحی چیدمان آنالوگ عبارت است از ترسیم هندسه چیدمان مطابق با نمودار مدار طبق قوانین طراحی و شبیه سازی عملکرد و عملکرد چیدمان.

تأیید طرح آنالوگ برای تأیید قوانین فرآیند، قوانین الکتریکی و بررسی سازگاری نمودار مدار طرح است.در اینجا، اجازه دهید یک خلاصه ساده بسازیم:

طراحی تراشه: با پشتیبانی از ابزارهای EDA، کل فرآیند طراحی تراشه با خرید مجوز IP+تحقیق و توسعه مستقل (توسعه تعاونی) IP و پیروی از فرآیند شبیه سازی و تایید دقیق طراحی مدار مجتمع تکمیل می شود. در این فرآیند، EDA، IP و فرآیند طراحی دقیق ضروری هستند.

در حال حاضر از بین این سه عنصر، فرآیند طراحی اولین چیزی است که می تواند خودکنترلی را محقق کند.جدول زیر 10 شرکت برتر طراحی تراشه در جهان را برای مرجع شما فهرست می کند.


 
 

    02   

تولید تراشه


در حال حاضر، تولید تراشه صنعتی با بالاترین آستانه در صنعت مدارهای مجتمع است. به آستانه چگونه نگاه می کنید؟ هر چه سرمایه گذاری بیشتر باشد، بازیکنان کمتر، آستانه بالاتر است. در حال حاضر تنها TSMC، SAMSUNG و Intel در ساخت تراشه های سطح بالا باقی مانده اند. در زیر، ما تولید تراشه را از سه جنبه تجزیه و تحلیل می کنیم: تجهیزات، فناوری و مواد، و به دنبال شکاف بین ما و فناوری ساخت پیشرفته هستیم.
           

2.1 تجهیزات


ساخت تراشه برای تکمیل به بیش از 2,000 فرآیند فناوری نیاز دارد و هر مرحله برای دستیابی به آن به تجهیزات خاصی بستگی دارد.سه فرآیند کلیدی در تولید تراشه وجود دارد: فوتولیتوگرافی، اچینگ و رسوب گذاری. سه فرآیند اصلی به طور مکرر در فرآیند تولید به گردش در میآیند و در نهایت تراشههای واجد شرایط تولید میشوند.سه تجهیزات کلیدی در سه فرآیند کلیدی، یعنی تراز کننده ماسک، دستگاه اچینگ و تجهیزات رسوب لایه نازک استفاده می شود. سه تجهیزات اصلی حدود 22، 22 و 20 درصد از کل سرمایه گذاری تجهیزات را تشکیل می دهند و سه تجهیزات نیمه هادی هستند که بیشترین نسبت را دارند.

برای معرفی و تجزیه و تحلیل قابلیت خودکنترلی، معمولی ترین دستگاه تراز کننده و اچ ماسک را به عنوان مثال در نظر بگیرید.

دستگاه فوتوچینگ


اصل Mask aligner در واقع مانند یک پروژکتور اسلاید است، یعنی نور از طریق یک ماسک (که ماسک نیز نامیده می شود) با یک نمودار مدار بر روی یک ویفر پوشش داده شده با مقاومت نوری پخش می شود. در اواخر دهه 1960، نیکون و کانن ژاپنی شروع به ورود به این حوزه کردند و تراز کننده ماسک در آن زمان خیلی پیچیده تر از دوربین ها نبود.

لیتوگرافی فرابنفش شدید EUV (Extreme Ultra-Violet) یک فناوری لیتوگرافی نسل جدید با استفاده از طول موج فرابنفش شدید (EUV) با طول موج 13.5 نانومتر است. از آنجایی که دقت لیتوگرافی چندین نانومتر است، EUV به غلظت بسیار بالایی از نور نیاز دارد، که معادل نگه داشتن چراغ قوه برای روشن کردن نقطه ماه با بیش از یک سکه است. طول آینه بازتابی باید 30 سانتیمتر با نوسان کمتر از 0.3 نانومتر باشد، که معادل نوسان مسیر راهآهن پکن تا شانگهای کمتر از 1 میلیمتر است. یک ردیف کننده ماسک EUV 180 تن وزن دارد، بیش از 100,000 قطعه دارد، به 40 کانتینر برای حمل و نقل نیاز دارد و نصب و رفع اشکال آن بیش از یک سال طول می کشد. در سال 2000، نیکون ژاپنی پیشرو در تراز کننده ماسک بود و تا سال 2009، ASML با سهم بازار نزدیک به 70 درصد بسیار جلوتر بود. در حال حاضر، فقط ASML می تواند پیشرفته ترین ماسک تراز کننده را ارائه دهد. در خانه، شانگهای میکروالکترونیک (SMEE) قبلاً یک ماسک تراز کننده با وضوح 90 نانومتر دارد و یک ماسک تراز جدید در دست توسعه است.





سلب مسئولیت: این مقاله از "آنالکت های کنفوسیوس" تکثیر شده است. این مقاله فقط دیدگاه های شخصی نویسنده را نشان می دهد و دیدگاه های Sacco Micro و صنعت را نشان نمی دهد. این فقط برای تجدید چاپ و به اشتراک گذاری برای حمایت از حمایت از حقوق مالکیت معنوی است. لطفاً هنگام چاپ مجدد منبع و نویسنده اصلی را ذکر کنید. در صورت وجود هرگونه تخلف، لطفا با ما تماس بگیرید تا آن را حذف کنیم.

تلفن شرکت: +86-0755-83044319
فکس/فکس: +86-0755-83975897
ایمیل: 1615456225@qq.com
QQ: 3518641314 مدیر لی
QQ: 332496225 مدیر کیو
آدرس: اتاق 809، بلوک C، ساختمان فناوری Zhantao، خیابان Minzhi شماره 1079، منطقه جدید Longhua، شنژن


whatsapp

خط تلفن خدمات

tel: +86 755 83044319

WhatsApp

Whatsapp:+8618073002950