La science de la chaîne de l'industrie des puces la plus solide, analyse approfondie contrôlable indépendante des puces (1)

Accueil Actualités Fait saillant quotidien La science de la chaîne de l'industrie des puces la plus solide, analyse approfondie contrôlable indépendante des puces (1)

2022-03-17 230

Si quelqu'un vous dit : « Hé, la puce que j'ai fabriquée est 100 % autocontrôlable ! » Attendez, ne soyez pas pressé de l'adorer (de le croire) en premier. Veuillez lire cet article avant de parler. ...

Tout d’abord, qu’est-ce qui est auto-contrôlable ? La compréhension la plus intuitive est que lorsque les autres « restent bloqués », ils ne le resteront pas. L'industrie des circuits intégrés est généralement divisée en trois domaines : la conception de puces, la fabrication de puces et les tests de boîtiers. Voir la figure suivante :

Nous les analysons un par un. La conception des puces est principalement analysée sous trois aspects : EDA, IP et conception. La fabrication de puces est principalement analysée sous trois aspects : équipement, technologie et matériaux ; L'emballage est analysé à partir de la conception de l'emballage, de l'emballage du produit et des tests de puces.

Conception de puce

Comment démarrer une conception de puce ? Tout d'abord, vous avez besoin d'outils (EDA), puis vous pouvez commencer la conception de puces à l'aide des ressources existantes (IP) et de vos propres idées et plans. Ici, nous analyserons la conception des puces à partir des outils de conception de puces EDA, IP et le processus de conception des circuits intégrés.

1.1 AED

EDA (Electronic Design Automation) L'automatisation de la conception électronique fait souvent référence aux logiciels utilisés pour la conception électronique. Quelqu'un m'a dit un jour : « Qu'est-ce qui ne va pas avec l'EDA ? N'est-ce pas juste un outil ? Oui, c'est un outil, mais sans lui, on ne peut rien concevoir ! Les circuits intégrés à grande échelle d'aujourd'hui peuvent intégrer plus de 100 millions de transistors dans un millimètre carré de la taille d'une graine de sésame, et il existe des centaines de millions de réseaux de connexion entre ces transistors. Les puces SoC grand public d’aujourd’hui comptent plus de 10 milliards de transistors. S’il n’existe pas d’outil EDA précis et puissant, comment peut-il être conçu ? EDA est un outil essentiel pour la conception de puces. À l'heure actuelle, Synopsys, Cadence et Mentor (Siemens EDA) occupent plus de 90 % des parts de marché. Dans la conception de puces haut de gamme inférieures à 10 nanomètres, sa part atteint même 100 %. C'est-à-dire qu'il est presque impossible de développer une puce en dessous de 10 nm sans les outils EDA des trois sociétés ci-dessus. Le tableau suivant présente les principaux outils EDA actuels dans la conception de puces :

La conception des puces est divisée en conception, simulation et vérification, et les outils EDA correspondants sont divisés en outils de conception, outils de simulation et outils de vérification. L'outil de conception résout le problème de la construction du modèle, c'est-à-dire de 0 à 1 (à partir de zéro), tandis que l'outil de simulation et de vérification résout le problème de la confirmation du modèle, c'est-à-dire si 1 vaut 1 ou 0.9 ou 1.1. Par conséquent, du point de vue du développement EDA, il est plus difficile de développer des outils de conception. De plus, plus l'échelle de conception est grande, plus les exigences des nœuds de processus sont élevées et plus il est difficile de développer des outils EDA. À l'heure actuelle, les outils EDA nationaux ont réalisé certains progrès dans certains outils de point de vérification de simulation, et ils disposent également des outils de processus complets dans la conception de circuits analogiques. Cependant, il existe encore un grand écart entre eux et les trois principaux fabricants dans la conception de circuits intégrés à grande échelle, notamment dans le processus de conception de puces numériques haut de gamme.

1.2 PI

IP (Intelligent Property) représente la signification des droits de propriété intellectuelle. Dans l'industrie, il fait référence à un module prédéfini, vérifié et réutilisable qui peut remplir une fonction spécifique. L'IP est l'unité de base du LSI, et le SoC peut même être considéré comme une technologie de multiplexage basée sur le cœur IP. Généralement, la propriété intellectuelle est divisée en noyau dur, noyau souple et noyau solide. Généralement, le noyau dur IP a été associé à un processus spécifique, qui a été vérifié par la fabrication des puces. Il présente les caractéristiques d’une surface et de performances prévisibles, mais il est moins flexible. Le cœur IP est soumis en HDL, qui est flexible, mais dont les performances sont imprévisibles. Le noyau IP optimise ses performances et sa superficie grâce à une disposition ou à une bibliothèque de processus générale, qui est plus flexible et prévisible que le noyau dur et le noyau souple, et constitue un compromis entre le noyau dur et le noyau souple.

Le tableau suivant présente actuellement les 10 principaux fournisseurs IP dans le monde. On peut voir que la Chine compte deux finalistes dans le top 10, mais la part de marché combinée des deux sociétés n'est que de 3 %, tandis qu'ARM représente à lui seul plus de 40 % de la part de marché, tandis que les entreprises américaines représentent 30 % du marché. la part de marché. Si ARM est racheté par Nvidia, le marché de la propriété intellectuelle sera essentiellement celui des États-Unis. De plus, nous constatons également que Synopsys et Cadence, les deux plus grandes sociétés EDA au monde, occupent également les deuxième et troisième positions dans le domaine de la propriété intellectuelle.

La figure suivante montre les types d'IP, dans lesquels le processeur représente 51 %, l'IP d'interface représente 22.1 %, la classe numérique représente 8.1 % et les autres représentent 18.8 %. ARM, la classe des processeurs, est la seule. Synopsys est le leader du secteur des interfaces IP.

1.3cycle de conception

Le flux de conception de puces peut être divisé en flux de conception de circuits intégrés numériques et en flux de conception de circuits intégrés analogiques.Processus de conception de circuits intégrés numériques : définition de la puce → conception logique → synthèse logique → conception physique → vérification physique → livraison de la mise en page.La spécification de la puce fait référence à la définition de l'indice de fonction et de performance de la puce conformément aux exigences et à la réalisation du document de spécification de conception.La conception logique fait référence à la réalisation d'une conception logique au niveau RTL (Register-Transfer Level) basée sur un langage de description du matériel, et la fonction correcte est vérifiée par vérification logique ou vérification formelle.La synthèse logique fait référence à la transformation de RTL en une netlist au niveau de la porte avec une cible spécifique, et à l'optimisation du délai, de la zone et de la consommation d'énergie de la netlist.La conception physique fait référence au processus d'organisation et de câblage de la netlist au niveau de la porte en fonction des contraintes et enfin de génération de la mise en page, qui comprend également : l'importation de données → la planification de la mise en page → la disposition des unités → la synthèse de l'arbre d'horloge → le câblage.

L'importation de données est le fichier de script qui guide la netlist intégrée et les contraintes de timing, ainsi que le fichier de bibliothèque fourni par la fonderie.
La disposition fait référence au processus de planification des positions des unités d'entrée/sortie, des macro-unités et des autres modules majeurs sur la puce.
La disposition des cellules est le processus de placement automatique des cellules standard en fonction des contraintes de netlist et de timing.
La synthèse de l'arbre d'horloge fait référence au processus d'insertion d'un tampon d'horloge, de génération d'un réseau d'horloge et de minimisation du retard et de l'écart d'horloge.Le câblage fait référence au processus de connexion automatique de chaque unité en fonction de la relation du circuit dans des conditions de contrainte liées au nombre de couches de câblage, à la largeur des lignes et à l'espacement des lignes.

La vérification physique comprend généralement la vérification des règles de conception du réseau (DRC), la vérification de la cohérence des schémas de configuration (LVS) et la vérification des règles électriques (ERC).

Tape Out fait référence au transfert de fichiers de mise en page vers la fonderie pour générer des modèles de masques et produire des puces en partant du principe que tous les contrôles et vérifications sont corrects.Processus de conception de circuits intégrés analogiques : définition de la puce → conception du circuit → conception de la configuration → vérification de la configuration → livraison de la configuration.

Parmi eux, la définition des puces et la livraison de la configuration sont les mêmes que celles des circuits numériques, tandis que les circuits intégrés analogiques sont différents dans la conception des circuits, la conception de la configuration, la vérification de la configuration et les circuits numériques.La conception de circuits analogiques fait référence à la conception de la structure de circuits analogiques au niveau des transistors en fonction des exigences du système, et la fonction et les performances du circuit sont vérifiées par SPICE et d'autres outils de simulation.

La conception du réseau analogique consiste à dessiner la géométrie du réseau correspondant au schéma de circuit selon les règles de conception et à simuler la fonction et les performances du réseau.

La vérification de la configuration analogique consiste à vérifier les règles de processus, les règles électriques et le contrôle de cohérence du schéma de circuit de configuration.Ici, faisons un résumé simple :

Conception de puces : avec le support des outils EDA, l'ensemble du processus de conception de puces est complété par l'achat d'une autorisation IP + recherche et développement indépendants (développement coopératif) IP et en suivant le processus strict de simulation et de vérification de la conception de circuits intégrés. Dans ce processus, EDA, IP et un processus de conception strict sont indispensables.

À l'heure actuelle, parmi ces trois éléments, le processus de conception est le premier à permettre la maîtrise de soi.Le tableau suivant répertorie les 10 principales sociétés de conception de puces au monde à titre de référence.

Fabrication de puces

Actuellement, la fabrication de puces est le secteur où le seuil est le plus élevé dans le secteur des circuits intégrés. Comment l'interprétez-vous ? Plus l'investissement est élevé, moins il y a d'acteurs, plus le seuil est élevé. Actuellement, seuls TSMC, Samsung et Intel sont encore présents dans la fabrication de puces haut de gamme. Ci-dessous, nous analysons la fabrication de puces sous trois aspects : l'équipement, la technologie et les matériaux, et recherchons l'écart entre nous et la technologie de fabrication avancée.

2.1 l'équipements

La fabrication de la puce nécessite plus de 2,000 XNUMX processus technologiques, et chaque étape dépend d'un équipement spécifique pour y parvenir.Il existe trois processus clés dans la fabrication des puces : la photolithographie, la gravure et le dépôt. Les trois processus principaux circulent à plusieurs reprises dans le processus de production et finalement des puces qualifiées sont fabriquées.Trois équipements clés sont utilisés dans les trois processus clés, à savoir l'aligneur de masque, la machine de gravure et l'équipement de dépôt de couches minces. Trois équipements majeurs représentent environ 22 %, 22 % et 20 % de tous les investissements en équipements, et ce sont les trois équipements semi-conducteurs dont la proportion est la plus élevée.

Prenons l'exemple de l'aligneur de masque et de la machine de gravure les plus typiques pour présenter et analyser l'autocontrôlabilité.

machine de photogravure

Le principe de Mask Aligner est en fait similaire à celui d'un projecteur de diapositives, c'est-à-dire que la lumière est projetée sur une plaquette recouverte de résine photosensible à travers un masque (également appelé masque) avec un schéma de circuit. À la fin des années 1960, les japonais Nikon et Canon ont commencé à se lancer dans ce domaine, et l'aligneur de masque n'était pas beaucoup plus compliqué que les appareils photo à cette époque.

La lithographie ultraviolette extrême EUV (Extreme Ultra-Violet) de l'aligneur de masque EVU est une technologie de lithographie de nouvelle génération utilisant une longueur d'onde ultraviolette extrême (EUV), avec une longueur d'onde de 13.5 nm. Étant donné que la précision de la lithographie est de plusieurs nanomètres, l’EUV nécessite une concentration de lumière extrêmement élevée, ce qui équivaut à tenir une lampe de poche pour éclairer la tache lunaire avec pas plus d’une pièce de monnaie. Le miroir de réflexion doit mesurer 30 cm de long avec une fluctuation inférieure à 0.3 nm, ce qui équivaut à la fluctuation de la voie ferrée de Pékin à Shanghai de moins de 1 mm. Un aligneur de masque EUV pèse 180 tonnes, comporte plus de 100,000 40 pièces, nécessite XNUMX conteneurs pour le transport et prend plus d’un an pour être installé et débogué. En 2000, le japonais Nikon était leader dans le domaine des aligneurs de masques, et en 2009, ASML était loin devant avec une part de marché de près de 70 %. À l’heure actuelle, seul ASML peut fournir l’aligneur de masque le plus avancé. Dans son pays, Shanghai Microelectronics (SMEE) dispose déjà d'un aligneur de masque avec une résolution de 90 nm, et un nouvel aligneur de masque est en cours de développement.

Avertissement : Cet article est reproduit à partir des « Entretiens de Confucius ». Cet article ne représente que les opinions personnelles de l'auteur et ne représente pas celles de Sacco Micro et de l'industrie. Il est uniquement destiné à la réimpression et au partage afin de soutenir la protection des droits de propriété intellectuelle. Veuillez indiquer la source originale et l'auteur lors de la réimpression. En cas d'infraction, veuillez nous contacter pour la supprimer.

Tél. de l'entreprise : +86-0755-83044319
Fax/fax :+86-0755-83975897
Courriel : 1615456225@qq.com
QQ : 3518641314 Gestionnaire Li
QQ : 332496225 Gestionnaire Qiu
Adresse : salle 809, bloc C, bâtiment technologique Zhantao, avenue Minzhi n° 1079, nouveau district de Longhua, Shenzhen

Des comptoirs Huaqiangbei aux plateformes de vente en ligne : similitudes et différences entre les plateformes d’approvisionnement en composants électroniques et le modèle Huaqiangbei

Entretien avec Judy Liu de Slkor : Remporter trois prix de vente pour les nouveaux venus en misant sur la simplicité