چگونه می توانیم یک تراشه 5 نانومتری بدون دستگاه لیتوگرافی EUV تولید کنیم؟

صفحه اصلی اخبار مبانی الکترونیک چگونه می توانیم یک تراشه 5 نانومتری بدون دستگاه لیتوگرافی EUV تولید کنیم؟

2024-07-01 3140

درست است که دستگاه‌های لیتوگرافی فرابنفش عمیق (DUV) که بیش از 20 سال از عمرشان می‌گذرد، هنوز در حال استفاده و پیشرفت هستند. استفاده از لیتوگرافی غوطه ور DUV همراه با تکنیک های چند الگوی، تولید تراشه های 5 نانومتری و حتی بالقوه 3 نانومتری را در سناریوهای شدید هزینه بدون شی کاملاً امکان پذیر می کند.

در حالی که از نظر تئوری امکان پذیر است و تا حدی توسط برخی از fabs در گره 7 نانومتری تایید شده است، این رویکرد به چندین شرایط بحرانی برای تراز کردن به طور همزمان نیاز دارد. نکته کلیدی در میان این موارد، «دقت همپوشانی» در الگوسازی چندگانه است - هم ترازی دقیق الگوها بین نوردهی های متعدد.

علاوه بر این، بسیاری از تکنیک‌های فرآیندی دیگر مانند ماسک‌های تغییر فاز، تصحیح مجاورت نوری مبتنی بر مدل، تکنیک‌های اچ مانند الگوبرداری چهارگانه خود تراز، و حتی فناوری‌های لیتوگرافی خود مونتاژ مستقیم در حال ظهور، وارد عمل می‌شوند. این رویکردها امکاناتی را برای تولید تراشه‌های 5 نانومتری بدون تکیه بر لیتوگرافی با وضوح بالاتر ارائه می‌کنند.

البته، اتخاذ چنین روش هایی مستلزم هزینه های بالایی است، بنابراین کارخانه های نیمه هادی معمولاً از استفاده از چنین اقدامات شدید برای تولید انبوه تراشه های فرآیند پیشرفته اجتناب می کنند. به هر حال، راه‌حل‌های اصلی معمولاً بر اساس رقابت در بازار انتخاب می‌شوند و تضمین می‌کنند که فقط تجاری‌ترین روش‌های تولید پایدار هستند.

بیایید با مقداری دانش پایه شروع کنیم، اما اگر قبلاً درک سیستماتیکی از گره‌های فرآیند دارید، از این بخش صرفنظر کنید.

آیا 5 نانومتر فقط بازی با کلمات است؟

برای درک اینکه آیا لیتوگرافی غوطه‌وری همراه با الگوهای چندگانه می‌تواند به 5 نانومتر برسد، ابتدا نیاز به وضوح در مورد آنچه "5 نانومتر" به آن اشاره دارد، داریم. اخیراً بحث های جدیدی در مورد این موضوع مطرح شده است، با این ادعا که ASML استراتژی های کارخانه های نیمه هادی را افشا کرده است.

قبل از پرداختن به موضوع عرض خطوط، درک نقش ترانزیستورها و اهمیت عرض خط در این زمینه بسیار مهم است.

ترانزیستورها از یک گیت برای کنترل هدایت و قطع مدارها استفاده می‌کنند: هدایت نشان دهنده «۱» است، در حالی که قطع نشان دهنده «۰» است و محاسبات دودویی را ممکن می‌سازد. طول گیت (یا طول کانال) مستقیماً بر سرعت جریان بین منبع و تخلیه ترانزیستور تأثیر می‌گذارد. طول گیت کوچکتر عملکرد ترانزیستور را افزایش می‌دهد و امکان جریان سریع‌تر و در نتیجه عملکرد قوی‌تر تراشه را فراهم می‌کند.

شکل ۱: نمودار شماتیک ساختار مسطح یک MOSFET (ترانزیستور اثر میدانی نیمه‌رسانا-اکسید-فلز).

در گذشته، طول دروازه ترانزیستور به عنوان عرض خط تعریف می شد که با نام گره های فرآیند همسو می شود، جایی که لیتوگرافی، رسوب گذاری، اچینگ و انتشار فرآیندهای مرکزی برای کاهش عرض خطوط بودند.

با ظهور ساختارهای ترانزیستوری سه بعدی مانند FinFET و نانوصفحات، صنعت نیمه هادی تمرکز خود را به تاکید بر عملکرد معادل تغییر داده است. علیرغم اینکه این فناوری‌ها به عنوان 14 نانومتر برچسب‌گذاری شده‌اند، طول گیت‌ها بسیار بیشتر از 14 نانومتر است. به عنوان مثال، فرآیند 14 نانومتری اینتل دارای طول گیت 24 نانومتری است، در حالی که فرآیند 7 نانومتری TSMC دارای طول گیت 22 نانومتری است.

از سوی دیگر، عرض خط به تنهایی به عنوان یک پارامتر مشخصه برای اندازه گیری چگالی ترانزیستور عمل نمی کند. این به این دلیل است که حتی با عرض خطوط کوچک، اگر فاصله بین گیت‌ها زیاد باشد، تعداد ترانزیستورهایی که می‌توان در واحد سطح جای داد محدود باقی می‌ماند. برای نشان دادن دقیق کوچک‌سازی مولفه‌ها، یکی دیگر از معیارهای حیاتی مطرح می‌شود - گام، همانطور که در نمودار زیر نشان داده شده است. به عنوان مثال، در جایی که قبلاً 9 ترانزیستور در یک واحد مساحت قرار می گرفتند، کاهش گام اجازه می دهد تا 10 ترانزیستور را در خود جای دهد.

شکل 2: رابطه بین عرض خط/طول دروازه، گام و نیم گام.

در دهه 1990، قبل از 0.35μm، گره‌های فرآیند، نیم‌پیچ (نیمی از گام)، و طول دروازه‌ها همگی در یک راستا قرار گرفتند. با این حال، واگرایی پس از آن بین نیم تنه، طول دروازه و گره ها ظاهر شدند. رابطه و تکامل گره ها، نیم گام و طول دروازه را می توان به وضوح از نمودار زیر مشاهده کرد.

جدول 1: تناظر گره های فرآیند، طول نیم تنه و گیت در سال های مختلف، واحدها: نانومتر

با بازگشت به مبحث اولیه، وقتی در مورد 5 نانومتر صحبت می کنیم، در واقع به گره فرآیند آن اشاره می کنیم نه عرض خط واقعی آن.

بسیاری از مردم دوست دارند بگویند که مقادیر نانومتری که امروزه توسط غول های نیمه هادی مختلف ادعا می شود، صرفاً اصطلاحات بازاریابی هستند. به بیان دقیق، این بیست سال پیش برای تمام گره های فرآیند صادق بوده است. ده سال پیش، زمانی که صنعت وارد عصر ساختارهای سه بعدی FinFET 14 نانومتری شد، ارتباط بین گره ها، زمین، طول دروازه و عرض خط را به طور کامل از بین برد.

بدون یک استاندارد واحد، شرکت‌ها طبیعتاً از این اصطلاحات برای بازی با مفاهیم استفاده می‌کنند. سامسونگ با گره ۱۴ نانومتری خود پیشگام بود و باعث شد TSMC به سرعت از این روند پیروی کند، اگرچه آنها به طور محافظه‌کارانه آن را ۱۶ نانومتر نامگذاری کردند. تنها اینتل، که خود را پیرو ثابت قدم قانون مور می‌دانست، سرسختانه به قراردادهای نامگذاری سنتی برای عرض خطوط پایبند ماند تا اینکه در سال ۲۰۲۱ سرانجام نامگذاری گره خود را برای همسو شدن با رقبا اصلاح کرد.

اما آیا این مشکلی دارد؟ در واقع اصلاً مشکلی وجود ندارد.

ترانزیستورها مدت‌هاست که از ساختارهای مسطح به ساختارهای سه‌بعدی تغییر شکل داده‌اند. اگر مفهوم پهنای خط را به چگالی ترانزیستور (MTr/mm2، به معنی میلیون ترانزیستور در هر میلی‌متر مربع) تبدیل کنیم، متوجه می‌شویم که قانون مور از بین نرفته است؛ این قانون همچنان به شکلی متفاوت عمل می‌کند - چگالی ترانزیستورها در واحد سطح به طور مداوم افزایش یافته است. قانون مور در ابتدا بیان می‌کرد که "تعداد ترانزیستورها در هر تراشه هر 18 ماه دو برابر می‌شود."

نبرد تراکم ترانزیستور در صنعت نیمه‌هادی

ابعاد مختلف مشخصه ترانزیستورها متنوع و پیچیده است و هر سازنده تعاریف طراحی متفاوتی دارد. در نتیجه، محصولات تولیدکنندگان مختلف با استفاده از فناوری فرآیند یکسان ممکن است کاملاً قابل مقایسه نباشند.

در حال حاضر، تنها راه شهودی برای مقایسه تفاوت‌ها در فرآیندهای تولید، بازگشت به اصل قانون مور و مقایسه چگالی ترانزیستور است - یعنی تعداد ترانزیستورها در واحد سطح.

جدول ۲: تراکم ترانزیستور در هر میلی‌متر مربع در گره‌های مختلف برای کارخانه‌های بزرگ ریخته‌گری ویفر، داده‌های جزئی از اشخاص ثالث تهیه شده است

طبق داده های جدول، در گره 14 نانومتری، اینتل، TSMC و سامسونگ تقریباً 0.3 میلیارد ترانزیستور در هر میلی متر مربع به دست می آورند.

با شروع از 10 نانومتر، اینتل 14 نانومتر +++ خود را به اینتل 10 تغییر داد و نام را به روز نگه داشت اما تراکم ترانزیستور را به کمترین میزان در بین رقبا کاهش داد. سامسونگ 10 نانومتری خود را به گره 8 نانومتری بهینه کرده است که تقریباً با سطح TSMC مطابقت دارد.

در 2018، TSMC با استفاده از لیتوگرافی غوطه وری (7Ci) و الگوسازی چهارگانه، تولید 1980 نانومتری را پیشگام کرد. سامسونگ یک سال بعد با لیتوگرافی EUV مقابله کرد، اما به دلیل ناآشنایی با مشکلاتی در بازده مواجه شد، که باعث شد تراشه‌های Orion خود را برای گوشی‌های سامسونگ کنار بگذارند و در عوض از تراشه‌های Qualcomm با هزینه 30 درصد کمتر از TSMC استفاده کنند و کوالکام را به عنوان مشتری اصلی حفظ کنند. در همین حال، اینتل همچنان عملکرد خود را از 14 نانومتر +++ فشرده می کرد، در حالی که TSMC با 7 نانومتر تسلط داشت.

تکامل 7 نانومتری TSMC از N7، N7P مبتنی بر DUV به N7+ و N6 مبتنی بر EUV، تراکم ترانزیستور را از 0.91 به 1.16 میلیارد افزایش داد. سامسونگ به 0.95 میلیارد رسید، در حالی که اینتل تنها در سال 1 به تراکم 2020 میلیارد ترانزیستور دست یافت.

در سال 2020، سامسونگ تولید 5 نانومتری را اعلام کرد با افزایش جزئی تراکم ترانزیستور از 0.95 میلیارد به 1.27 میلیارد، و نسخه 4 نانومتری پیشرفته آنها به 1.37 میلیارد ترانزیستور دست یافت. کمتر از 5 نانومتر اولیه TSMC در 1.5 میلیارد است و N4P بهبود یافته در 1.8 میلیارد، که ارتقاء قابل توجهی از 7 نانومتر بود. سامسونگ در گره 3 نانومتری با چالش های مشابهی روبرو شد.

در سال 2021، اینتل نام نودهای خود را تغییر داد: 10 نانومتری به اینتل 7، 7 نانومتری به اینتل 4، و گره های بعدی به اینتل 3، اینتل 20A و اینتل 18A اصلاح شدند. نقشه راه مدیرعامل پت گلسینگر با هدف تسخیر سه گره در طول پنج سال بود، اگرچه اینتل 7 قبلاً از 10 نانومتر آنها استفاده کرده بود و اینتل 4 و اینتل 3 نسخه های تصفیه شده همان گره را نشان می دادند.

بر اساس درک فعلی، پیشرفت اینتل با Intel 18A احتمالا حداقل تا سال 2026 به تعویق افتاده است.در حالی که نسل اول 2 نانومتری TSMC می تواند تا اواخر سال 2025 تولید خود را آغاز کند. تراشه A19 اپل در اوایل سال 2025 احتمالاً به نرخ بازده 2 نانومتری TSMC، پس از انتشار زودهنگام نسل اول 3 نانومتری A17 با بهبودی جزئی، بستگی خواهد داشت. نکته قابل توجه این است که چگالی N4P و N3B در TSMC به ترتیب ۱.۸ میلیارد و ۱.۹ میلیارد بود که افزایش اندکی را نشان می‌دهد.

اپل ممکن است امسال استراتژی خود را تغییر دهد و TSMC را به کاوش عمیق‌تر در پتانسیل فناوری ۳ نانومتری سوق دهد. A18 که از N3P بهره می‌برد، در مقایسه با A17 که همچنان ۳ نانومتری است، افزایش تراکم ترانزیستورها را از ۱.۹ میلیارد به ۲.۸ میلیارد نشان می‌دهد، در حالی که تراکم ترانزیستورهای رقبا کمتر از ۱.۸ میلیارد است و در دسته‌های کوچک، بازده پایینی دارد.

روند قابل توجه گسترش قانون مور از 18 به 24 ماه، کاهش به 30 ماه پس از 7 نانومتر، با تولید 7 نانومتر در سال 2018، 5 نانومتر در سال 2020، 3 نانومتر در سال 2023، و پیش بینی 2 نانومتر در سال 2025، تقریباً هر دو تا سه سال یکبار پیشرفت می کند. . از نظر فناوری، 1.4 نانومتر می تواند این سرعت را حفظ کند، اما فراتر از 1 نانومتر، پیشرفت گره ممکن است تا بیش از 40 ماه طول بکشد. تاثیر مثبت بر تعداد ترانزیستور در حالی که پهنای خط را کاهش می دهد.

در طی 20 سال آینده، مجموع ترانزیستورهای تراشه به رشد سریع خود ادامه خواهند داد و به طور بالقوه از پیش بینی های اولیه قانون مور در مورد توان تک تراشه پیشی خواهند گرفت، که نمونه آن پیش بینی TSMC از یک تریلیون ترانزیستور در یک GPU در دهه آینده است. پیشرفت‌های آینده صرفاً به بهبود فرآیند متکی نخواهد بود، بلکه به ساختارهای سه بعدی بهینه، مواد دو بعدی جدید و تکنیک‌های بسته‌بندی پیشرفته نیز به طور مداوم متکی خواهد بود. تقویت ترانزیستور به طور موثر شمارش می کند.

تولید انبوه و نرخ بازده به یک منطقه خاکستری تبدیل شده است.

جدول 3: فابرهای اصلی ویفر دارای جدول زمانی تولید بین 32/28 نانومتر و 14 نانومتر بر اساس نقشه راه فناوری، با یک گره اضافی در 22 نانومتر هستند.

در گذشته، اولین تولید انبوه یک مزیت حیاتی در رقابت شدید بین اینتل، سامسونگ و TSMC بود. هرکسی که می توانست ابتدا به تولید انبوه برسد، مزیت قابل توجهی به دست آورد.

با این حال، امروز تفاوت زیادی در نحوه تعریف گره های فرآیندی هر شرکت وجود دارد. به عنوان مثال، در حالی که همه ادعا می کنند در 5 نانومتر هستند، چگالی ترانزیستور می تواند به شدت متفاوت باشد. از این منظر، اینتل تهدیدی جزئی برای TSMC محسوب می‌شود، در حالی که سامسونگ تا حد زیادی از رقابت رقابتی خارج شده است.

استراتژی سامسونگ شامل دستکاری نرخ بهره است. آنچه در یک گره جدید بازدهی با ارزش تولید را تشکیل می دهد مبهم ترین جنبه است. با پیروی از رویکرد TSMC، تولید واقعی زمانی است که مشتریان خارجی سفارش دهند و محصولات خود را با موفقیت در سطوح بازده فعلی دریافت کنند - مفهومی که به عنوان تولید تجاری شناخته می شود.

در سامسونگ، مشتریان اولیه برای هر گره جدید معمولاً داخلی هستند، با تولید ریسک در مراحل کم بازده شروع می‌شود و در عین حال تولید انبوه را به طور عمومی اعلام می‌کند.

اعلام تولید انبوه بر اساس نرخ بازده تک رقمی در طول توسعه صرفا جنبه تبلیغاتی دارد و فاقد اهمیت اساسی است. در مواردی که نرخ بازده کافی نیست، مشتریان معمولاً هزینه ویفرهای معیوب را متحمل می شوند. با توجه به تراکم‌های برابر، مشتریان ترجیحاً سفارش‌های خود را با کارخانه‌ای که بالاترین نرخ بازدهی را ارائه می‌دهد، ثبت می‌کنند. در شرایطی که هم تراکم و هم نرخ بازدهی با تأخیر مواجه می‌شوند، تنها کاهش هزینه‌های قرارداد می‌تواند مشتریان پراکنده را جذب کند، اما این رویکرد نمی‌تواند سودی برای ویفر فاب ایجاد کند.

توجه به این نکته مهم است که تولیدکنندگان گاهی اوقات نرخ بازدهی را تا 60٪ یا حتی 80٪ اعلام می کنند، اما این ارقام اغلب مربوط به تراشه های ساده تری مانند ASIC برای دکل های استخراج است. برعکس، نرخ بازدهی برای تراشه‌های پیچیده مانند پردازنده‌های برنامه‌های تلفن همراه (AP) ممکن است کمتر از 50 درصد باشد و برای تراشه‌های بزرگ مانند GPU، ممکن است کمی بیش از 20 درصد باشد.

حتی با همان فرآیند 7 نانومتری، نرخ بازده بسته به محصول می تواند به طور قابل توجهی متفاوت باشد. تولیدکنندگان تمایل دارند بهترین ارقام خود را در حالی که
پنهان کردن داده های کمتر مطلوب، یک روش رایج در صنعت.

زمان‌بندی تولید انبوه و نرخ بازده در کارخانه‌های ویفر، یک منطقه خاکستری برای دستکاری است. این مقایسه فراتر از هم ارزی گره فرآیند ساده است و شامل تراکم ترانزیستور در واحد سطح و زمان بندی واقعی و نرخ بازده مورد نیاز برای ایمن سازی سفارشات مشتری تجاری است - این تولید تجاری واقعی را تعریف می کند.

در سال 2020، سامسونگ از تولید انبوه تراشه های 5 نانومتری خبر داد که ظاهراً از رقبای خود پیشی گرفت. با این حال، مقایسه چگالی ترانزیستور و نرخ تسلیم یک نتیجه کاملا متفاوت را نشان می دهد.

چگونه می توانیم بدون EUV به 5 نانومتر برسیم؟

در بخش های قبل، مفاهیم 5 نانومتر را در گذشته و حال مورد بحث قرار دادیم. به بیان ساده، 20 سال پیش، اشاره به 5 نانومتر به معنای عرض خط و طول گیت ترانزیستورها بود. امروزه، با این حال، 5 نانومتر نشان دهنده یک گره نمادین در فرآیند ساخت است. معیار واقعی پیشرفت در چگالی ترانزیستور در واحد سطح نه فقط در این نماد نهفته است.

در ادامه، از طریق یک سری بحث توضیح خواهیم داد که چگونه بدون لیتوگرافی EUV به اصطلاح "5nm" و "3nm" دست یابیم. سخنرانی دکتر لین بنجیان "میکرولیتوگرافی نوری IC ها را یک میلیون برابر کوچک می کند" بینش دقیقی را در مورد این موضوع ارائه می دهد. ما با یک فرمول وضوح نوری اساسی شروع می کنیم (نکته: نیازی به ریاضیات پیشرفته نیست، برای فهمیدن به خواندن ادامه دهید):

نیم گام = k1λ / sinθ.

Half Pitch: همانطور که در شکل 2 مقاله نشان داده شده است، به نیمی از زمین اشاره دارد، که عرض خط/طول دروازه به اضافه فاصله بین خطوط، ضرب در 1/2 است.

k1: ضریب مربوط به فرآیند، برای کاهش نیمی از گام بسیار مهم، که تمرکز اصلی همه مهندسین لیتوگرافی نیمه هادی فاب و هسته بحث ما است.

λ: طول موج منبع نور مورد استفاده در لیتوگرافی، که از 436 نانومتر برای خط g به 13.5 نانومتر برای EUV کاهش یافته است، هدفی که توسط سازندگان تجهیزات لیتوگرافی دنبال می شود.

sinθ: مربوط به زاویه ای است که در آن لنز نور را روی صفحه تصویربرداری متمرکز می کند، که در درجه اول توسط خود لنز تعیین می شود، همچنین هدفی برای سازندگان تجهیزات لیتوگرافی است.

با این حال، از آنجایی که طول موج نور در محیط های مختلف تغییر می کند، هنگام بررسی چگونگی افزایش وضوح، ضریب شکست (n) محیط بین عدسی و ویفر نیز باید در نظر گرفته شود. بنابراین، فرمول تبدیل می شود نیم قدم = k1λ / (n sinθ) (توجه: n sinθ دیافراگم عددی (NA) ابزار لیتوگرافی است).

شکل 3: نمودار شماتیک تمرکز نور و تصویربرداری از طریق یک سیستم لنز، که در آن n نشان دهنده ضریب شکست محیط، و θ نشان دهنده زاویه فوکوس لنز است.

با استفاده از یک دستگاه لیتوگرافی غوطه وری 193 نانومتری به عنوان مثال، با مقدار k1 0.28، ضریب شکست (n) آب برابر با 1.44 و sinθ به عنوان 0.93، محاسبه Half Pitch (0.28 × 193) / (1.44 × 0.93) = 54.04 / 1.3392 ≈ 40nm است که نشان دهنده وضوح 40nm است..

از این رو، برای افزایش وضوح دستگاه های لیتوگرافی، می توان با گسترش مخرج یا کاهش صورت، تنظیمات را برای متغیرهای فرمول انجام داد. منجر به چهار امکان: افزایش زاویه فوکوس برای بهبود sinθ، افزایش ضریب شکست (n) محیط، کاهش ضریب k1 یا استفاده از منبع نور با کوتاه‌تر طول موج (λ). در میان این گزینه ها، کاهش ضریب k1 به عنوان یکی از مهم ترین پیشرفت هایی است که در حال حاضر توسط نیمه هادی ها دنبال می شود. پارچه و توجه متمرکز را تضمین می کند.

افزایش sinθ: ایجاد لنزهای پیچیده و بزرگ

sinθ با زاویه ای که عدسی در آن نور را متمرکز می کند تعیین می شود و sinθ بالاتر مربوط به وضوح بالاتر است. عدسی های مورد استفاده در دستگاه های لیتوگرافی در اندازه ها، ضخامت ها و انحناهای مختلف هستند. آنها به دقت روی هم چیده شده و پس از محاسبات دقیق مونتاژ می شوند و اغلب به نصب جرثقیل نیاز دارند. در حال حاضر، سیستم‌های لنز ماشین‌های لیتوگرافی نزدیک به 60 میلیون دلار هزینه دارند و سیستم‌های لنز EUV بیش از 100 میلیون دلار هستند.

شکل 4: سیستم لنز دستگاه لیتوگرافی 0.9NA، که در آن NA (دیافراگم عددی) = n × sin θ

پیچیده‌تر کردن آن همچنین با هدف نزدیک کردن sinθ به حداکثر تئوری ۱ تا حد ممکن است.

در حال حاضر، لنزهای دستگاه لیتوگرافی ArF می توانند به مقدار sinθ 0.93 دست یابند، در حالی که دستگاه های لیتوگرافی EUV فقط می توانند به 0.33 برسند. هدف Hyper-NA EUV 0.75 است که هدف نهایی ASML نیز هست. اگر هیچ پیشرفت فناوری جدیدی در آینده به وجود نیاید، این به طور بالقوه می تواند پایان فناوری لیتوگرافی فیزیکی برای تراشه های نیمه هادی باشد.

کوتاه شدن طول موج: تطبیق دقیق مواد و لنزها.

کوتاه کردن طول موج در درجه اول به تغییر منبع نور بستگی دارد، مانند g-line، i-line UV (فرابنفش)، KrF، ArF DUV (فرابنفش عمیق)، و در حال حاضر، EUV (فرابنفش شدید) در طول موج 13.5nm. کوتاه شدن بیشتر طول موج منجر به اشعه ایکس می شود.

تغییر منبع نور امکان دستیابی به طول موج مورد نظر را فراهم می کند، اما مواد عدسی ها نیز باید به طور متناظر تنظیم شوند و با کاهش طول موج، گزینه های مواد کمتری در دسترس باشد.

راه حل دیگر شامل گنجاندن آینه ها در مجموعه لنز است (بخش زرد رنگ در نمودار زیر). چنین مجموعه های عدسی به عنوان سیستم های نوری انعکاسی-انکسار شناخته می شوند. صرف نظر از طول موج نور، زاویه تابش و انعکاس در سطوح آینه برابر است. با جایگزینی عدسی ها با آینه، می توان تحمل پهنای باند موج نور را افزایش داد.

شکل 5: سیستم لنز مورد استفاده در ماشین‌های لیتوگرافی 193 نانومتری ArF، که آینه‌هایی را بین مجموعه‌های عدسی مانند نمودار نشان می‌دهد.

وقتی صحبت از طول موج 13.5 نانومتری EUV به میان می آید، کل سیستم لنز از آینه هایی استفاده می کند که به عنوان یک سیستم نوری بازتابی کامل شناخته می شود. این سیستم باید طوری طراحی شود که پرتوهای نور بدون ایجاد مانع در آینه ها عبور کنند. علاوه بر این، در مقایسه با تحمل خطا در زوایای انتقال لنز، زوایای بازتاب آینه به دقت بسیار بیشتری نیاز دارد.

تغییر منبع نور نه تنها بر مواد عدسی تأثیر می گذارد، بلکه مواد مقاوم به نور را نیز شامل می شود که شامل خواص شیمیایی، شفافیت، حساسیت به نور و سایر ویژگی ها می شود. این یک تعهد مهم است که به مواد و فرمول‌های متعددی برای پرداختن به لایه‌های مختلف در فرآیند تولید نیاز دارد. در این میان، حساسیت به نور برای ساخت مقرون به صرفه بسیار مهم است، زیرا حتی چند ثانیه زمان بیشتر در معرض قرار گرفتن در هر تراشه هزینه ای غیرقابل تحمل در نظر گرفته می شود.

افزایش ضریب شکست ( n ): فناوری لیتوگرافی غوطه وری

در تلاش برای افزایش وضوح، رویکرد دیگری شامل تنظیم محیط بین لنز و ویفر است. تکنیک لیتوگرافی غوطه وری که توسط معاون مدیر تحقیقات TSMC، لین بنجیان پیشنهاد شده است، محیط هوا را که دارای ضریب شکست نزدیک به 1 است، با آب با ضریب شکست 1.44 جایگزین می کند. این به طور موثر طول موج معادل را از 193 نانومتر به تقریباً 134 نانومتر کاهش می دهد که با ضریب شکست محیط مقیاس بندی می شود.

شکل 6: تفاوت بین سیستم های لیتوگرافی خشک و سیستم های لیتوگرافی غوطه وری

فناوری لیتوگرافی غوطه‌وری به فرآیندهای نیمه‌رسانا اجازه می‌دهد تا با استفاده از همان طول موج و ماسک‌ها به سادگی با وارد کردن آب بین لنز و ویفر ادامه دهند. تئوری ساده است، اما چالش در اجرای عملی نهفته است. به عنوان مثال، در سیستم های غوطه وری، حباب های هوا می توانند در آب DI (آب دیونیزه) ایجاد شوند که باید به طور کامل حذف شوند. علاوه بر این، برای اطمینان از توزیع یکنواخت و حفظ کیفیت تصویر، آب باید سریع و یکنواخت جریان داشته باشد.

همانطور که آموخته ایم، دستگاه لیتوگرافی غوطه وری ASML، ابزار آلفا، به طور خاص با تیم Lin Benjian در تاسیسات Nanke TSMC طی یک دوره بیش از دو سال، 7 تا 8 اصلاح شد. حتی پس از تکمیل ماشین آلفا، نسخه بتا به نیروی انسانی زیادی در کارخانه ویفر نیاز داشت تا ویفرهای بی‌شماری را پردازش کند، نقص‌های اولیه را از هزاران به صدها یا ده‌ها و در نهایت به صفر کاهش دهد. این فرآیند سخت و طاقت فرسا بود.

کاهش k1: تکنیک های افزایش وضوح (RET).

رویکرد نهایی برای بهبود وضوح، کاهش مقدار k1 است که برای مهندسین فرآیند لیتوگرافی در کارخانه های نیمه هادی بسیار مهم است. به خصوص برای ایجاد تراشه های 5 نانومتری با استفاده از DUV (Deep فرابنفش) لیتوگرافی

اولین چالشی که باید به آن پرداخت «پیشگیری از ارتعاش» است.مشابه تثبیت‌کننده تصویر در عکاسی، که در آن تلاش‌ها برای به حداقل رساندن ارتعاشات نسبی بین ویفر و ماسک در طول نوردهی انجام می‌شود. این امر الگوهای نوردهی دقیق تری را تضمین می کند و وضوح از دست رفته به دلیل ارتعاشات را بازیابی می کند. چالش دوم «به حداقل رساندن بازتاب‌های ناخواسته» است. با هدف حذف انعکاس های غیر ضروری از سطح ویفر در طول قرار گرفتن در معرض. بهبود در این پارامترها نشان داده است که k1 را می توان تا حدود 0.65 کنترل کرد.

برای افزایش وضوح بیشتر، از تکنیک های تصویربرداری دو پرتو استفاده می شود. از جمله ماسک های روشنایی خارج از محور و تغییر فاز. روشنایی خارج از محور زاویه تابش نور را تنظیم می کند و اجازه می دهد نور مایل به ماسک وارد شود. با تنظیم این زوایا، تداخل بین این دو پرتو باعث افزایش وضوح و افزایش عمق میدان می شود. ماسک‌های تغییر فاز، ماسک را تغییر می‌دهند تا یک اختلاف فاز 180 درجه بین نوری که از مناطق شفاف مجاور عبور می‌کند، ایجاد کند. هر دو روش می توانند مقدار k1 را به صورت جداگانه نصف کنند، اما آنها تحت مفهوم تصویربرداری پرتو دوگانه قرار می گیرند و نمی توانند با هم استفاده شوند. این روش ها معمولاً می توانند k1 را به حدود 0.28 کاهش دهند.

کاهش بیشتر k1 مستلزم استفاده از ماسک های متعدد است که به الگوسازی چندگانه معروف است، تکنیکی که در آن الگوهای پیچیده بین دو یا چند ماسک با الگوهای شلتر تقسیم می شوند و نوردهی متناوب روی ویفر (همانطور که در شکل 7 نشان داده شده است).

شکل 7: نمودار شماتیک ماسک های مورد استفاده در دستگاه لیتوگرافی 28 نانومتری. نور از دیافراگم‌های سفید عبور می‌کند و نقاط زرد رنگی را بر روی مقاوم نوری روی ویفر پخش می‌کند. با استفاده از دو ماسک برای نوردهی جداگانه، افزایش وضوح حاصل می شود.

با این حال، دوبرابر کردن زمان‌های نوردهی منجر به نصف شدن میزان خروجی ویفر در ساعت (WPH) می‌شود، با این فرض که بدون تغییر باقی می‌ماند. قرار گرفتن در معرض چندگانه نیز نرخ بازده را کاهش می دهد. هنگامی که با کاهش تولید ترکیب می شود، بار غیرقابل تحملی برای صنعت نیمه هادی ایجاد می کند که کارایی هزینه را بیش از هر چیز دیگری ارزش می دهد. افزایش زمان نوردهی به ناچار منجر به بازده پایین تر می شود و نرخ بازده را تنها راهی می کند که مهندسان می توانند خود را نجات دهند.

در ماشین‌های لیتوگرافی غوطه‌وری، استفاده از تکنیک‌هایی مانند تصحیح مجاورت نوری (OPC) و بهینه‌سازی مشترک منابع نور و ماسک‌ها می‌تواند مقادیر k1 را تا 0.2 کاهش دهد و به وضوح 28 نانومتر دست یابد. با نوردهی دوگانه، k1 را می توان از 0.28 اولیه به 0.14 کاهش داد و به وضوح 20 نانومتر دست یافت. نوردهی چهارگانه می‌تواند k1 را به 0.07 کاهش دهد و به وضوح حدود 10 نانومتر دست یابد، حتی از وضوح 11.5 نانومتری دستگاه‌های لیتوگرافی EUV نیز فراتر رود. این مبنای نظری برای لیتوگرافی غوطه وری را تشکیل می دهد قرار گرفتن در معرض چندگانه رویکردی در دستیابی به گره های 7 نانومتری، 5 نانومتری و حتی 3 نانومتری.

جدول 4: وضوح تئوری قابل دستیابی با استفاده از تکنیک های مختلف افزایش وضوح برای ماشین های لیتوگرافی غوطه وری 193 نانومتری

در حالی که این تئوری ساده به نظر می رسد، کاربرد عملی آن بسیار آسان نیست، به ویژه با فناوری حیاتی الگوبرداری چندگانه خود تراز (SAMP)، که امکان کاهش قابل توجه در مقادیر k1 را فراهم می کند. کلید این فناوری در دقت هم‌پوشانی ماشین‌های لیتوگرافی، تعیین دقت هم‌ترازی بین لایه‌های روی تراشه‌ها و در نتیجه تأثیرگذاری بر بازده نوردهی‌های متعدد نهفته است.

یک رویکرد برای بهبود دقت همپوشانی، دستیابی به بالاتر است دقت تجهیزاتی مانند دستگاه لیتوگرافی 2100i DUV. علاوه بر این، هر فابریک نیمه هادی مجموعه ای از تکنیک های منحصر به فرد خود را دارد. در حال حاضر، TSMC تنها شرکت در سراسر جهان است که می‌تواند با استفاده از چندین دستگاه (MMO)، تقریباً به یک دستگاه پوشش (DCO) دست یابد، جدا از عملکرد دستگاه لیتوگرافی. دو داده برای مرجع وجود دارد: TSMC از یک دستگاه لیتوگرافی MMO:2.5nm 1980ci با بازده نوردهی چهارگانه بیش از 80٪ استفاده می‌کند، در حالی که کارخانه چینی با MMO:1.5nm 2050i و نوردهی چهارگانه پس از دو سال تلاش مداوم به بازده نزدیک به 50٪ دست یافته است.

سال گذشته، مرکز میکروالکترونیک بین دانشگاهی (IMEC) در بلژیک یک طرح فنی برای دستیابی به 5 نانومتر با استفاده از ماشین‌های لیتوگرافی غوطه‌وری با نوردهی هشتگانه منتشر کرد.

در مسیرهای تکنولوژیکی دیگر، IMEC و Mentor به طور مشترک فناوری لیتوگرافی و اچینگ خودتنظیم (SALELE) را توسعه دادند که به فلز و خازن اضافی اضافی نیاز ندارد. آنها همچنین یک روش لیتوگرافی را بررسی کردند که استفاده از ماسک سنتی را با تمرکز بر تحقیقات مواد دور می‌زند، ابتدا پلیمرها را سنتز می‌کنند و سپس با ایجاد فعل و انفعالات شیمیایی خاص از طریق گرم کردن، به «مجموعه مستقیم مستقیم» (DSA) دست می‌یابند و ساختارهایی را به اندازه یک چهارم اندازه اصلی تشکیل می‌دهند.

علاوه بر این، به دلیل جذب آسان EUV و ناتوانی در افزایش ضریب شکست (n مقدار) مانند DUV با غوطه وری در آب، ASML از طریق High-NA و Hyper-NA برای تقویت sinθ در حال بهبود است، اما این مسیر در نهایت به محدودیت های خود می رسد. بنابراین، در فرآیند تولید نیمه هادی، کاهش قابل توجه k1 از طریق نوردهی های متعدد، صرف نظر از DUV یا EUV، یک فناوری حیاتی باقی می ماند. این نیز اهمیت روزافزون رسوب گذاری و اچینگ تجهیزات. AMAT، LAM، و TEL به شدت در حال توسعه فناوری‌های مرتبط هستند، از جمله پالس‌های پیچیده‌تر، کنترل دقیق‌تر، و ابزارهای قدرت بالاتر، به‌ویژه رسوب لایه اتمی و فناوری اچینگ، که مسیرهای فرآیند سنتی را تغییر می‌دهد.

با بازگشت به جدول چگالی ترانزیستور در بخش دوم مقاله، اینکه گره های آینده با برچسب "3nm" یا "N+4" مورد توجه قرار نمی گیرند. آنچه مهم است این است که آیا می توان چگالی ترانزیستور تراشه را به میزان قابل توجهی افزایش داد یا خیر.

قبلی

شرکت Slkor Micro Semiconductor حق ثبت اختراع مدل کاربردی جدیدی برای دستگاه گرمایش تریستوری اعطا کرد.

بعدی

20 مدل محبوب را به صورت رایگان ارائه می‌دهد - Slkor از فرصت برای جایگزینی داخلی استفاده می‌کند