כיצד נוכל לייצר שבב 5nm ללא מכונת ליטוגרפיה EUV?

עמוד הבית חדשות יסודות אלקטרוניקה כיצד נוכל לייצר שבב 5nm ללא מכונת ליטוגרפיה EUV?

2024-07-01 3140

זה נכון שמכונות ליתוגרפיה אולטרה סגול עמוקה (DUV), שקיימות כבר למעלה מ-20 שנה, עדיין נמצאות בשימוש ומתקדמים. שימוש בליטוגרפיית טבילה DUV בשילוב עם טכניקות ריבוי דפוסים הופך את זה לאפשרי לחלוטין לייצר שבבים של 5 ננומטר, ואפילו פוטנציאל של 3 ננומטר בתרחישים קיצוניים של עלות ללא אובייקט.

למרות שהיא ריאלית מבחינה תיאורטית ומאומתת חלקית על ידי כמה דגמים בצומת 7nm, גישה זו דורשת מספר תנאים קריטיים להתיישר בו זמנית. המפתח ביניהם הוא "דיוק שכבת-על" בריבוי דפוסים - יישור מדויק של תבניות בין חשיפות מרובות.

יתרה מכך, טכניקות תהליכיות רבות אחרות נכנסות לתמונה, כגון מסכות להסטת פאזה, תיקון קרבה אופטי מבוסס מודל, טכניקות תחריט כמו דפוס מרובע מיושר עצמי, ואפילו טכנולוגיות ליטוגרפיה מכוונות להרכבה עצמית. גישות אלו מציעות אפשרויות לייצור שבבי 5nm מבלי להסתמך רק על ליתוגרפיה ברזולוציה גבוהה יותר.

כמובן, אימוץ שיטות כאלה כרוך בעלויות גבוהות, ולכן יצרני מוליכים למחצה נמנעים בדרך כלל משימוש באמצעים קיצוניים כאלה לייצור המוני שבבי תהליכים מתקדמים. אחרי הכל, פתרונות מיינסטרים נבחרים בדרך כלל על סמך תחרות בשוק, מה שמבטיח שרק שיטות הייצור הקיימות ביותר מבחינה מסחרית יחזיקו מעמד.

בואו נתחיל עם קצת ידע בסיסי, אבל אל תהסס לדלג על חלק זה אם כבר יש לך הבנה שיטתית של צמתי תהליך.

האם 5nm הוא רק משחק מילים?

כדי להבין האם ליטוגרפיית טבילה בשילוב עם ריבוי דפוסים יכולה להשיג 5 ננומטר, אנו זקוקים תחילה לבהירות למה "5 ננומטר" מתייחס. לאחרונה, התחדש ויכוח בנושא זה, עם טענות ש-ASML חשפה את האסטרטגיות של פקודות המוליכים למחצה.

לפני שמתעמקים בנושא של רוחבי קו, חשוב להבין את תפקידם של טרנזיסטורים ואת המשמעות של רוחב הקו בהקשר זה.

טרנזיסטורים משתמשים בשער כדי לשלוט בהולכה ובניתוק של מעגלים: הולכה מייצגת '1', בעוד שניתוק מייצג '0', מה שמאפשר חישוב בינארי. אורך השער (או אורך הערוץ) משפיע ישירות על מהירות הזרם בין המקור לניקוז של הטרנזיסטור. אורכי שער קטנים יותר משפרים את ביצועי הטרנזיסטור, ומאפשרים זרימת זרם מהירה יותר ולכן ביצועי שבב חזקים יותר.

איור 1: תרשים סכמטי של המבנה המישורי של טרנזיסטור MOSFET (טרנזיסטור אפקט שדה מסוג מתכת-אוקסיד-מוליך למחצה).

בעבר, אורך שער הטרנזיסטור הוגדר כרוחב הקו, תוך יישור עם שמות צומת התהליך, שבו ליתוגרפיה, תצהיר, תחריט ודיפוזיה היו תהליכים מרכזיים להקטנת רוחב הקו.

עם הופעתם של מבני טרנזיסטורים תלת-ממדיים כמו FinFETs ו-Nanosheets, תעשיית המוליכים למחצה העבירה את המיקוד להדגשת ביצועים שווי ערך. למרות שסומנו כ-14 ננומטר, לטכנולוגיות אלו אורכי שער העולים בהרבה על 14 ננומטר. לדוגמה, תהליך ה-14 ננומטר של אינטל כולל אורך שער של 24 ננומטר, בעוד שתהליך ה-7 ננומטר של TSMC כולל אורך שער של 22 ננומטר.

מצד שני, רוחב הקו לבדו אינו משמש כפרמטר אופייני למדידת צפיפות הטרנזיסטור. הסיבה לכך היא שאפילו ברוחב קווים קטנים, אם המרווח בין השערים גדול, מספר הטרנזיסטורים שניתן להכיל ליחידת שטח נותר מוגבל. כדי לתאר במדויק מזעור רכיבים, מדד מכריע נוסף נכנס לפעולה - גובה הצליל, כפי שמודגם בתרשים שלהלן. לדוגמה, היכן שקודם לכן 9 טרנזיסטורים נכנסו ליחידת שטח אחת, הפחתת הגובה מאפשרת להכיל 10 טרנזיסטורים.

איור 2: קשר בין רוחב קו/אורך שער, גובה גובה וחצי.

בשנות ה-1990, לפני 0.35 מיקרומטר, צמתי תהליך, חצי גובה (חצי גובה) ואורכי שער כולם היו מיושרים. למרות זאת, הסתעפות בין חצי מגרש, אורך שער וצמתים הופיעו לאחר מכן. ניתן לראות בבירור את הקשר וההתפתחות של צמתים, חצי גובה ואורכי שער מהתרשים הבא.

טבלה 1: התכתבות של צמתי תהליך, חצי גובה ואורכי שער לאורך שנים שונות, יחידות: ננומטר

אם נחזור לנושא הראשוני, כאשר אנו מדברים על 5nm, אנו למעשה מתייחסים לצומת התהליך שלו ולא לרוחב הקו האמיתי שלו.

אנשים רבים אוהבים לומר שערכי הננומטר הנטענים על ידי ענקיות המוליכים למחצה השונות כיום הם רק מונחים שיווקיים. באופן קפדני, זה היה נכון לכל צמתי התהליך לפני עשרים שנה. לפני עשר שנים, כאשר התעשייה נכנסה לעידן של מבנים תלת מימדיים של FinFET 14nm, היא שברה לחלוטין את הקשר בין צמתים, גובה, אורך שער ורוחב קו.

ללא תקן אחיד, חברות משתמשות באופן טבעי במונחים אלה כדי לשחק עם מושגים. סמסונג הייתה חלוצה עם צומת ה-14 ננומטר שלה, מה שגרם ל-TSMC ללכת בעקבותיה במהירות, אם כי הם כינו אותו באופן שמרני כ-16 ננומטר. רק אינטל, שהכריזה על עצמה כחסידה איתנה של חוק מור, דבקה בעקשנות במוסכמות מסורתיות למתן שמות לרוחבי קווים עד 2021, אז הם סוף סוף תיקנו את שמות הצמתים שלהם כדי להתאים אותם למתחרים.

אבל האם יש בעיה עם זה? למעשה, אין שום בעיה בכלל.

טרנזיסטורים עברו זה מכבר ממבנים מישוריים למבנים תלת-ממדיים. אם נתרגם את מושג רוחב הקו לצפיפות טרנזיסטור (MTr/mm2, כלומר מיליון טרנזיסטורים למילימטר מרובע), נגלה שחוק מור לא נעלם; הוא ממשיך לפעול בצורה שונה - צפיפות הטרנזיסטורים ליחידת שטח גדלה בהתמדה. חוק מור קבע במקור ש"מספר הטרנזיסטורים לשבב מכפיל את עצמו כל 18 חודשים".

קרב צפיפות הטרנזיסטורים בתעשיית המוליכים למחצה

הממדים האופייניים השונים של טרנזיסטורים מגוונים ומורכבים, כאשר לכל יצרן הגדרות עיצוב שונות. כתוצאה מכך, מוצרים מיצרנים שונים המשתמשים באותה טכנולוגיית תהליך עשויים שלא להיות ברי השוואה לחלוטין.

נכון להיום, הדרך האינטואיטיבית היחידה להשוות הבדלים בתהליכי ייצור היא לחזור למהות חוק מור ולהשוות את צפיפות הטרנזיסטורים – כלומר, מספר הטרנזיסטורים ליחידת שטח.

טבלה 2: צפיפות טרנזיסטורים למילימטר רבוע בצמתים שונים עבור בתי יציקה גדולים של פרוסות סיליקון, נתונים חלקיים שמקורם בצדדים שלישיים

לפי הנתונים בטבלה, בצומת 14 ננומטר, אינטל, TSMC וסמסונג משיגות כ-0.3 מיליארד טרנזיסטורים למילימטר מרובע.

החל מ-10 ננומטר, אינטל שינתה את מיתוג ה-14nm+++ שלה ל-Intel 10, תוך שמירה על השם מעודכן אך הפחתת צפיפות הטרנזיסטורים לנמוכה ביותר בקרב המתחרים. סמסונג אופטימיזציה את ה-10nm שלה לצומת 8 ננומטר, כמעט תואמת את הרמה של TSMC.

ב2018, TSMC הייתה חלוצה בייצור 7 ננומטר באמצעות ליתוגרפיה טבילה (1980Ci) ותבניות מרובע. סמסונג הגיבה שנה לאחר מכן עם ליתוגרפיה של EUV, אך נתקלה בבעיות תפוקה עקב חוסר היכרות, מה שהוביל אותם לנטוש את שבבי ה-Orion שלהם לטובת טלפונים של סמסונג, ובחרו במקום זאת להשתמש בשבבי Qualcomm בעלות נמוכה ב-30% מזו של TSMC, תוך שמירה על Qualcomm כלקוח עיקרי. בינתיים, אינטל עדיין סחטה את הביצועים מ-14nm+++, בעוד... TSMC שלטה עם 7 ננומטר.

האבולוציה של TSMC ב-7 ננומטר מ-N7 ו-N7P מבוססי DUV ל-N7+ ו-N6 מבוססי EUV השיגה צפיפות טרנזיסטורים שעלתה מ-0.91 ל-1.16 מיליארד. סמסונג הגיעה ל-0.95 מיליארד, בעוד שאינטל השיגה צפיפות של מיליארד טרנזיסטורים בלבד בשנת 1.

בשנת 2020, סמסונג הכריזה על ייצור 5nm עם עלייה קלה בצפיפות הטרנזיסטורים מ-0.95 מיליארד ל-1.27 מיליארד, וגרסת ה-4nm המשופרת שלהם השיגה 1.37 מיליארד טרנזיסטורים, פחות מ-5 ננומטר הראשוני של TSMC, שעומד על 1.5 מיליארד וה-N4P המשופר ב-1.8 מיליארד, שהיה שדרוג משמעותי מ-7nm. סמסונג התמודדה עם אתגרים דומים בצומת 3nm.

בשנת 2021, אינטל שינתה את שמות הצמתים שלהם: 10nm הפך לאינטל 7, 7nm הפך לאינטל 4, וצמתים נוספים שוכללו ל-Intel 3, Intel 20A ו-Intel 18A. מפת הדרכים של המנכ"ל פט גלסינגר נועדה לכבוש שלושה צמתים במשך חמש שנים, אם כי אינטל 7 כבר מינפה את ה-10nm שלהם, ואינטל 4 ואינטל 3 ייצגו גרסאות מעודנות של אותו צומת.

בהתבסס על ההבנה הנוכחית, ההתקדמות של אינטל עם אינטל 18A ככל הנראה מתעכבת עד 2026 לפחות., בעוד שייצור הדור הראשון של TSMC בטכנולוגיה 2nm עשוי להתחיל עד סוף 2025. שבב ה-A19 של אפל בתחילת 2025 יהיה תלוי ככל הנראה בשיעורי התפוקה של 2 ננומטר של TSMC, לאחר שהשיק מוקדם את הדור הראשון של ה-A3 ב-17 ננומטר עם שיפור שולי. ראוי לציין כי צפיפויות N4P ו-N3B ב-TSMC היו 1.8 מיליארד ו-1.9 מיליארד, בהתאמה, עם עלייה צנועה.

ייתכן שאפל תשנה אסטרטגיה השנה, ותדחוף את TSMC לחקור לעומק את הפוטנציאל של 3 ננומטר. ה-A18, המאמצת את N3P, מסמנת עלייה בצפיפות מ-1.9 מיליארד ל-2.8 מיליארד טרנזיסטורים בהשוואה ל-A17, שעדיין 3 ננומטר, עם צפיפות של מתחרים מתחת ל-1.8 מיליארד ותפוקה נמוכה במנות קטנות.

מגמה ראויה לציון היא הארכת חוק מור מ-18 חודשים ל-24 חודשים, האטה ל-30 חודשים לאחר 7 ננומטר, עם ייצור של 7 ננומטר ב-2018, 5 ננומטר ב-2020, 3 ננומטר ב-2023, ו-2 ננומטר צפוי ב-2025, המתקדם בערך כל שנתיים עד שלוש שנים. . מבחינה טכנולוגית, 1.4 ננומטר יכול לשמור על הקצב הזה, אבל מעבר ל-1 ננומטר, התקדמות הצומת עשויה להתארך ליותר מ-40 חודשים, השפעה חיובית על ספירת הטרנזיסטורים תוך הקטנת רוחב הקו.

במהלך 20 השנים הבאות, סך הטרנזיסטורים של השבבים ימשיך לצמוח במהירות, ועשוי לעלות על תחזיות חוק מור המקוריות לגבי הספק של שבב בודד, כפי שמודגם בתחזית של TSMC לטריליון טרנזיסטורים על כרטיס מסך (GPU) בעשור הקרוב. התקדמות עתידית לא תסתמך רק על שיפורי תהליכים אלא גם על מבנים תלת-ממדיים אופטימליים, חומרים דו-ממדיים חדשים וטכניקות אריזה מתקדמות, ללא הרף. חיזוק טרנזיסטור סופר ביעילות.

הייצור ההמוני וקצב התפוקה הפכו לתחום אפור.

טבלה 3: ל-Wafers העיקריים יש ציר זמן ייצור בין 32/28nm ל-14nm לפי מפת הדרכים הטכנולוגית, עם צומת נוסף ב-22nm.

בעבר, להיות הראשון לייצר המוני היה יתרון קריטי בתחרות העזה בין אינטל, סמסונג ו-TSMC. מי שהצליח להשיג ייצור המוני ראשון זכה ביתרון משמעותי.

עם זאת, כיום, יש פער עצום באופן שבו כל חברה מגדירה את צמתי התהליך שלה. לדוגמה, בעוד שכולם טוענים שהם נמצאים ב-5 ננומטר, צפיפות הטרנזיסטור יכולה להשתנות באופן דרסטי. מנקודת מבט זו, אינטל מהווה איום קל על TSMC, בעוד שסמסונג נפלה במידה רבה מהמרוץ התחרותי.

האסטרטגיה של סמסונג כוללת מניפולציה של שיעורי התפוקה. מה שנחשב לתפוקה ראויה לייצור בצומת חדש הוא ההיבט המעורפל ביותר. בהתאם לגישתה של TSMC, ייצור אמיתי הוא כאשר לקוחות חיצוניים מבצעים הזמנות ומקבלים בהצלחה את מוצריהם ברמות התפוקה הנוכחיות - מושג המכונה ייצור מסחרי.

בסמסונג, הלקוחות הראשוניים של כל צומת חדש הם בדרך כלל פנימיים, כאשר ייצור סיכונים מתחיל בשלבי תשואה נמוכים תוך הכרזה פומבית על ייצור המוני.

ההכרזה על ייצור המוני המבוסס על שיעורי תשואה חד ספרתיים במהלך הפיתוח היא קידום מכירות בלבד וחסרת משמעות מהותית. במקרים שבהם שיעורי התשואה אינם מספקים, הלקוחות בדרך כלל נושאים בעלות של פרוסות פגומות. בהינתן צפיפויות שוות, לקוחות מעדיפים לבצע הזמנות עם המותג המציע את שיעורי התשואה הגבוהים ביותר. במצבים שבהם גם צפיפות וגם שיעורי התשואה נמצאים בפיגור, רק עמלות חוזה מופחתות יכולות למשוך לקוחות ספורדיים, אך גישה זו לא מצליחה לייצר רווח כלשהו למוצרי הוופל.

חשוב לציין שלעתים יצרנים חושפים שיעורי תשואה של עד 60% או אפילו 80%, אך נתונים אלה מתייחסים לרוב לשבבים פשוטים יותר כמו ASICs עבור אסדות כרייה. לעומת זאת, שיעורי התשואה עבור שבבים מורכבים כמו מעבדי יישומים ניידים (APs) עשויים להיות מתחת ל-50%, ועבור שבבים בשטח גדול כמו GPUs, הם יכולים להיות קצת יותר מ-20%.

אפילו עם אותו תהליך של 7 ננומטר, שיעורי התפוקה יכולים להשתנות באופן משמעותי בהתאם למוצר. יצרנים נוטים להדגיש את הנתונים הטובים ביותר שלהם בזמן
מניעת נתונים פחות נוחים, נוהג מקובל בתעשייה.

התזמון של ייצור המוני ושיעורי התפוקה במוצרי רקיק הוא אזור אפור בשל למניפולציה. השוואה זו חורגת מעבר להקוויולנטיות של צומת תהליך פשוט וכוללת צפיפות טרנזיסטורים ליחידת שטח ואת תזמון ותפוקה בפועל הנדרשים כדי להבטיח הזמנות לקוחות מסחריות - זה מגדיר ייצור מסחרי אמיתי.

בשנת 2020, סמסונג הכריזה על ייצור המוני של שבבי 5nm, ולכאורה גברה על מתחרותיה. עם זאת, השוואת צפיפות טרנזיסטורים ושיעורי תפוקה חושפת תוצאה שונה לחלוטין.

איך נוכל להשיג 5nm ללא EUV?

בסעיפים הקודמים, דנו במושגים של 5nm בעבר ובהווה. במילים פשוטות, לפני 20 שנה, הכוונה ל-5nm פירושו רוחבי קו ואורכי שער של טרנזיסטורים. כיום, לעומת זאת, 5nm מייצג צומת סמלי בתהליך הייצור. המדד האמיתי להתקדמות טמון בצפיפות הטרנזיסטור ליחידת שטח ולא רק בסמל זה.

לאחר מכן, נסביר באמצעות סדרה של דיונים כיצד להשיג מה שנקרא "5nm" ו-"3nm" ללא ליטוגרפיה EUV. הרצאתו של ד"ר לין בנג'יאן "מיקרוליתוגרפיה אופטית מקטינה פי מיליון ICs" מספקת תובנות מפורטות בנושא זה. נתחיל עם נוסחת רזולוציה אופטית בסיסית (רמז: אין צורך במתמטיקה מתקדמת, המשיכו לקרוא כדי להבין):

חצי גובה = k1λ / sinθ.

חצי גובה: כפי שמתואר באיור 2 של המאמר, זה מתייחס לחצי מהגובה, שהוא רוחב הקו/אורך השער בתוספת המרווח בין השורות, כפול 1/2.

k1: מקדם הקשור לתהליך, חיוני להפחתת ה-Half Pitch, שהוא המוקד העיקרי של כל מהנדסי הליטוגרפיה המוליכים למחצה וליבת הדיון שלנו.

λ: אורך הגל של מקור האור המשמש בליתוגרפיה, אשר ירד מ-436 ננומטר עבור קו g ל-13.5 ננומטר עבור EUV, יעד שאותו רודפים יצרני ציוד הליתוגרפיה.

sinθ: קשור לזווית שבה העדשה ממקדת אור במישור ההדמיה, שנקבעת בעיקר על ידי העדשה עצמה, גם מטרה עבור יצרני ציוד ליתוגרפיה.

עם זאת, מכיוון שאורך הגל של האור משתנה במדיות שונות, כאשר בוחנים כיצד להגדיל את הרזולוציה, יש לקחת בחשבון גם את מקדם השבירה (n) של המדיום בין העדשה לפרוסה. כך, הנוסחה הופכת חצי גובה = k1λ / (n sinθ) (הערה: n sinθ הוא הצמצם המספרי (NA) של כלי הליטוגרפיה).

איור 3: תרשים סכמטי של מיקוד אור והדמיה באמצעות מערכת עדשות, כאשר n מייצג את מקדם השבירה של המדיום, ו-θ מייצג את זווית המיקוד של העדשה.

שימוש במכונת ליטוגרפיה טבילה של 193nm כדוגמה, עם ערך k1 של 0.28, מקדם שבירה (n) של מים כ-1.44, ו-sinθ כ-0.93, חישוב Half Pitch הוא (0.28 × 193) / (1.44 × 0.93) = 54.04 / 1.3392 ≈ 40nm, המציין רזולוציה של 40nm.

לכן, כדי לשפר את הרזולוציה של מכונות ליתוגרפיה, ניתן לבצע התאמות למשתנים בנוסחה על ידי הרחבת המכנה או הקטנת המונה, מוביל לארבע אפשרויות: הגדלת זווית המיקוד לשיפור sinθ, העלאת מקדם השבירה (n) של המדיום, הורדת מקדם k1 או שימוש במקור אור עם מקדם קצר יותר ארך גל (λ). בין האפשרויות הללו, הפחתת מקדם k1 בולטת כאחת מפריצות הדרך המשמעותיות ביותר שרודפים כיום מוליכים למחצה נהדרים ומחייב תשומת לב ממוקדת.

הגדלת sinθ: פיתוח עדשות מורכבות וגדולות

sinθ נקבע על ידי הזווית שבה העדשה ממקדת את האור, ו-sinθ גבוה יותר מתאים לרזולוציה גבוהה יותר. העדשות המשמשות במכונות ליטוגרפיה מגיעות בגדלים שונים, בעוביים ובעקמומיות. הם נערמים בקפידה ומורכבים לאחר חישובים מדויקים, לעתים קרובות דורשים התקנות מנוף. נכון לעכשיו, מערכות העדשות של מכונות ליתוגרפיה עולות כמעט 60 מיליון דולר, כאשר מערכות עדשות EUV עולות על 100 מיליון דולר.

איור 4: מערכת עדשות מכונת ליטוגרפיה 0.9NA, שבה NA (צמצם מספרי) = n × sin θ

הפיכתו לכל כך מורכב מכוונת גם לדחיפת sinθ קרוב ככל האפשר למקסימום התיאורטי של 1.

נכון לעכשיו, עדשות מכונת ליטוגרפיה ArF יכולות להגיע לערך sinθ של 0.93, בעוד שמכונות ליטוגרפיה EUV יכולות להגיע רק ל-0.33. היעד עבור Hyper-NA EUV הוא 0.75, שהוא גם המטרה הסופית של ASML. אם לא יצוצו פריצות דרך טכנולוגיות חדשות בעתיד, הדבר עשוי לסמן את הסוף של טכנולוגיית הליטוגרפיה הפיזית עבור שבבי מוליכים למחצה.

הִתקַצְרוּת אורך גל: התאמה מדויקת של חומרים ועדשות.

קיצור אורך הגל מסתמך בעיקר על שינוי מקור האור, כגון g-line, i-line UV (אולטרה סגול), KrF, ArF DUV (אולטרה סגול עמוק), וכרגע, EUV (אולטרה סגול קיצוני) באורך גל של 13.5nm. קיצור נוסף של אורך הגל מוביל לקרני רנטגן.

שינוי מקור האור מאפשר השגת אורך הגל הרצוי, אך יש להתאים גם את חומרי העדשות בהתאם, עם פחות אפשרויות חומר זמינות עם ירידה באורכי הגל.

פתרון נוסף כולל שילוב מראות במכלול העדשות (חתך צהוב בתרשים למטה). מכלולי עדשות כאלה ידועים כמערכות אופטיות רפלקטיביות-שבירה. ללא קשר לאורך גל האור, זוויות השכיחות וההשתקפות על משטחי המראה שוות. על ידי החלפת עדשות במראות, ניתן להגדיל את הסובלנות לרוחב הפס של גלי האור.

איור 5: מערכת עדשות בשימוש במכונות ליתוגרפיה 193nm ArF, המשלבת מראות בין מכלולי העדשות כפי שמוצג בתרשים.

כשמדובר באורך הגל של 13.5 ננומטר של EUV, מערכת העדשות כולה משתמשת במראות, המכונה מערכת אופטית רפלקטיבית מלאה. מערכת זו חייבת להיות מתוכננת כך שתאפשר לאלומות האור לעבור מבלי לחסום את המראות. בנוסף, בהשוואה לסובלנות של טעויות בזוויות שידור העדשה, זוויות השתקפות מראה דורשות דיוק הרבה יותר.

שינוי מקור האור משפיע לא רק על חומרי העדשה אלא גם כרוך בחומרים לפוטו-רזיסטים, הכוללים תכונות כימיות, שקיפות, רגישות לאור ומאפיינים אחרים. זו מהווה התחייבות משמעותית, הדורשת חומרים וניסוחים רבים כדי לתת מענה לשכבות שונות בתהליך הייצור. בין אלה, רגישות לאור חיונית לייצור חסכוני, שכן אפילו כמה שניות יותר זמן חשיפה לכל שבב נחשב לעלות בלתי נסבלת.

הגדלת מקדם השבירה (n): טכנולוגיית ליטוגרפיה טבילה

במטרה לשפר את הרזולוציה, גישה נוספת כרוכה בכוונון המדיום שבין העדשה לפרוסת האלקטרונים. טכניקת ליתוגרפיה טבילה, שהוצעה על ידי סגן מנהל המחקר של TSMC, לין בנג'יאן, מחליפה את המדיום מהאוויר, בעל מקדם שבירה קרוב ל-1, במים, בעלי מקדם שבירה של 1.44. זה מפחית למעשה את אורך הגל המקביל מ-193 ננומטר לכ-134 ננומטר, בהתאם למקדם השבירה של המדיום.

איור 6: הבדלים בין מערכות ליתוגרפיה יבשה למערכות ליטוגרפיה טבילה

טכנולוגיית ליטוגרפיה טבילה מאפשרת לתהליכי מוליכים למחצה להמשיך להשתמש באותו אורך גל ומסכות על ידי הכנסת מים פשוט בין העדשה לפרוסה. התיאוריה פשוטה, אבל האתגר טמון ביישום מעשי. לדוגמה, במערכות טבילה, בועות אוויר יכולות להיווצר במי ה-DI (מים מפושטים), אשר יש להסירם לחלוטין. יתרה מכך, המים חייבים לזרום במהירות ובאחידות כדי להבטיח פיזור אחיד ולשמור על איכות ההדמיה.

כפי שלמדנו, מכונת הליתוגרפיה הטבילה של ASML, כלי ה-Alpha, עברה 7-8 שינויים, במיוחד עם הצוות של לין בנג'יאן במתקן ננקה של TSMC, במשך יותר משנתיים. אפילו לאחר השלמת מכונת ה-Alpha, גרסת הבטא דרשה כוח אדם רב במפעל הוופלים כדי לעבד אינספור ופלים, מה שהפחית את הפגמים הראשוניים מאלפים למאות או עשרות, ובסופו של דבר לאפס. תהליך זה היה מייגע ותובעני.

הפחתת k1: טכניקות לשיפור רזולוציה (RET).

הגישה הסופית לשיפור הרזולוציה היא הפחתת ערך k1, שהוא חיוני למהנדסי תהליכי ליתוגרפיה בפקודות מוליכים למחצה, במיוחד ליצירת שבבים 5nm באמצעות DUV (Deep אולטרה סגול) ליתוגרפיה.

האתגר הראשון שיש לטפל בו הוא "מניעת רעידות", בדומה לייצוב תמונה בצילום, שבו נעשים מאמצים למזער את הרעידות היחסיות בין הוופל למסכה במהלך החשיפה. זה מבטיח דפוסי חשיפה מדויקים יותר ומשחזר רזולוציה שאבדה עקב רעידות. האתגר השני הוא "מזעור השתקפויות לא רצויות", במטרה למנוע השתקפויות מיותרות ממשטח הפרוסות במהלך החשיפה. שיפורים בפרמטרים אלה הראו שניתן לשלוט על k1 ל-0.65 בערך.

כדי לשפר עוד יותר את הרזולוציה, נעשה שימוש בטכניקות הדמיה כפולה, כולל תאורה מחוץ לציר ומסכות להסטת פאזה. תאורה מחוץ לציר מתאימה את זווית כניסת האור, ומאפשרת לאור אלכסוני להיכנס למסכה. על ידי התאמת זוויות אלו, ההפרעה בין שתי אלומות אלו משפרת את הרזולוציה ומגדילה את עומק השדה. מסכות לשינוי שלב משנות את המסכה כדי להציג הפרש פאזה של 180 מעלות בין האור העובר דרך אזורים שקופים סמוכים. שתי הגישות יכולות להפחית בחצי את ערך k1 בנפרד, אבל הן נופלות תחת הרעיון של הדמיה כפולה ולא ניתן להשתמש בהן יחד. שיטות אלה יכולות בדרך כלל להפחית את k1 לסביבות 0.28.

הפחתה נוספת של k1 כרוכה בשימוש במספר מסכות, הידועות בשם ריבוי דפוסים, טכניקה שבה דפוסים מורכבים מחולקים בין שתי מסכות או יותר עם דפוסים רופפים יותר, חשיפות מתחלפות על הוופר (כמתואר באיור 7).

איור 7: דיאגרמה סכמטית של מסכות בשימוש במכונת ליתוגרפיה 28nm. האור עובר דרך פתחים לבנים, מקרינים נקודות צהובות על גבי הפוטו-רזיסט שעל ה-Wfer. על ידי שימוש בשתי מסכות לחשיפות נפרדות, מושגת שיפור הרזולוציה.

עם זאת, הכפלת זמני החשיפה מביאה להפחתה בחצי של קצב הפלט של רקיק לשעה (WPH), בהנחה שהוא נשאר ללא שינוי. חשיפות מרובות גם מפחיתות את שיעורי התשואה. בשילוב עם תפוקה מופחתת, הדבר יוצר עומס בלתי נסבל עבור תעשיית המוליכים למחצה, אשר מעריכה את יעילות העלות מעל הכל. זמני החשיפה המוגדלים מובילים בהכרח לתשואות נמוכות יותר, מה שהופך את שיעורי התשואה לדרך היחידה שבה מהנדסים יכולים להציל את עצמם.

במכונות ליטוגרפיה טבילה, השימוש בטכניקות כמו תיקון קרבה אופטי (OPC) ואופטימיזציה משותפת של מקורות אור ומסכות יכול לדחוף את ערכי k1 למטה ל-0.2, ולהשיג רזולוציה של 28nm. עם חשיפה כפולה, ניתן להפחית את k1 מ-0.28 ל-0.14 התחלתיים, תוך השגת רזולוציה של 20 ננומטר. חשיפה מרובעת יכולה להקטין עוד יותר את k1 ל-0.07, ולהשיג רזולוציה של בסביבות 10nm, אפילו לעלות על רזולוציית 11.5nm של מכונות ליטוגרפיה EUV. זה מהווה את הבסיס התיאורטי לליטוגרפיה של טבילה חשיפה מרובה גישה להשגת צמתים של 7 ננומטר, 5 ננומטר ואפילו 3 ננומטר.

טבלה 4: רזולוציות תיאורטיות הניתנות להשגה באמצעות טכניקות שונות לשיפור רזולוציה עבור מכונות ליטוגרפיה 193nm טבילה

התיאוריה אמנם נשמעת פשוטה, אך היישום המעשי שלה רחוק מלהיות קל, במיוחד עם הטכנולוגיה הקריטית של התאמה עצמית של ריבוי דפוסים (SAMP), המאפשרת הפחתה משמעותית בערכי k1. המפתח לטכנולוגיה זו טמון בדיוק שכבת העל של מכונות ליתוגרפיה, תוך קביעת דיוק היישור בין שכבות על שבבים ובכך להשפיע על התפוקה של חשיפות מרובות.

גישה אחת לשיפור דיוק שכבת העל היא רכישה גבוהה יותר דיוק ציוד, כגון מכונת הליטוגרפיה 2100i DUV. בנוסף, לכל מוצר מוליכים למחצה יש סט טכניקות ייחודי משלה. נכון לעכשיו, TSMC היא החברה היחידה בעולם שיכולה להשיג כמעט שכבת מכונה יחידה (DCO) באמצעות שכבת מכונה מרובה (MMO), מלבד ביצועי מכונת ליתוגרפיה. ישנם שני נתונים להתייחסות: TSMC משתמשת במכונת ליתוגרפיה MMO:2.5nm 1980ci עם תפוקת חשיפה מרובעת העולה על 80%, בעוד שהמפעל ביבשת עם MMO:1.5nm 2050i וחשיפה מרובעת השיג תפוקה קרובה ל-50% לאחר שנתיים של מאמצים מתמשכים.

בשנה שעברה, המרכז הבין-אוניברסיטאי למיקרו-אלקטרוניקה (IMEC) בבלגיה פרסם תכנית טכנית להשגת 5nm באמצעות מכונות ליטוגרפיה טבילה עם חשיפה לשמיניות.

במסלולים טכנולוגיים אחרים, IMEC ומנטור פיתחו במשותף את טכנולוגיית Self-Aligned Lithography and Etching (SALELE), שאינה דורשת מתכת וקבלים מיותרים נוספים. הם גם חקרו שיטת ליטוגרפיה שעוקפת את השימוש המסורתי במסכות על ידי התמקדות במחקר חומרים, סינתזה של פולימרים תחילה ולאחר מכן גרימת אינטראקציות כימיות ספציפיות באמצעות חימום כדי להשיג "הרכבה עצמית מכוונת" (DSA), ויוצרים מבנים של רבע מהגודל המקורי.

יתרה מזאת, בגלל ש-EUV נספג בקלות ואינו מסוגל להגדיל את אינדקס השבירה (ערך n) כמו DUV עם טבילה במים, ASML משתפרת באמצעות High-NA ו-Hyper-NA כדי לשפר את sinθ, אך נתיב זה יגיע בסופו של דבר לגבולותיו. לכן, בתהליך ייצור המוליכים למחצה, הפחתה משמעותית של k1 באמצעות חשיפות מרובות נותרה טכנולוגיה חיונית, ללא קשר אם זה DUV או EUV. זה גם מדגיש את החשיבות הגוברת של תצהיר ו תחריט ציוד. AMAT, LAM ו-TEL מפתחות במרץ טכנולוגיות קשורות, לרבות פולסים מורכבים יותר, בקרה עדינה יותר וכלי חשמל גבוהים יותר, במיוחד טכנולוגיית שיקוע ותחריט בשכבות אטומיות, אשר ישנו את נתיבי התהליך המסורתיים.

חזרה לטבלת צפיפות הטרנזיסטור בחלק השני של המאמר, האם צמתים עתידיים מסומנים "3nm" או "N+4" אינה המוקד; מה שחשוב הוא האם ניתן להגדיל באופן משמעותי את צפיפות הטרנזיסטור של השבבים.

Slkor Micro Semiconductor קיבלה פטנט חדש על מודל שימושי עבור התקן חימום תיריסטורים.

הַבָּא

מציעה 20 דגמים פופולריים בחינם – Slkor מנצלת את הרגע להחלפה ביתית