Secara tradisional, koneksi listrik antara chip IC dan bagian luar dicapai dengan menggunakan kawat logam untuk menghubungkan I/O pada chip ke pembawa kemasan melalui pengikatan dan melalui pin kemasan. Seiring dengan mengecilnya ukuran fitur chip IC dan meluasnya skala integrasi, jarak antar I/O terus berkurang dan jumlahnya terus meningkat. Ketika jarak antar I/O menyusut hingga kurang dari 70 µm, teknologi pengikatan kawat tidak lagi dapat diterapkan, dan pendekatan teknis baru harus dicari. Teknologi pengemasan tingkat wafer menggunakan proses redistribusi film tipis sehingga I/O dapat didistribusikan di seluruh permukaan chip IC, bukan hanya terbatas pada area periferal chip IC yang sempit, sehingga memecahkan masalah koneksi listrik chip I/O dengan kepadatan tinggi dan jarak antar pin yang rapat.

Di antara banyak teknologi pengemasan baru, teknologi pengemasan tingkat wafer adalah yang paling inovatif dan paling menarik perhatian dunia. Teknologi ini merupakan simbol terobosan revolusioner dalam teknologi pengemasan. Teknologi pengemasan tingkat wafer menggunakan wafer sebagai objek pemrosesan. Banyak chip dikemas, diuji, dan akhirnya dipotong menjadi perangkat individual di atas wafer. Hal ini mengurangi ukuran kemasan hingga seukuran chip IC dan secara signifikan mengurangi biaya produksi. Keunggulan teknologi pengemasan tingkat wafer telah menyebabkan teknologi ini mendapat perhatian besar segera setelah muncul dan dengan cepat mengalami perkembangan pesat dan aplikasi yang luas. Dalam produk portabel seperti telepon seluler, EPROM, IPD (perangkat pasif terintegrasi), chip analog, dan perangkat lain yang dikemas tingkat wafer telah banyak digunakan. Jumlah kategori perangkat yang menggunakan pengemasan tingkat wafer terus meningkat, dan teknologi pengemasan tingkat wafer adalah teknologi baru yang berkembang pesat.

Untuk meningkatkan penerapan pengemasan tingkat wafer dan memperluas cakupan aplikasinya, berbagai teknologi baru sedang diteliti dan dikembangkan sambil memecahkan masalah yang muncul selama proses industrialisasi, serta melakukan penelitian tentang status terkini, aplikasi, dan perkembangan teknologi pengemasan tingkat wafer.

Pengemasan tingkat wafer

Awal mula perkembangan WLP didorong oleh pembuatan komponen I/O berkecepatan rendah (low-I/O) dan transistor berkecepatan rendah untuk telepon seluler, seperti sensor on-chip pasif dan IC transmisi daya. Saat ini, WLP masih dalam tahap pengembangan. Didorong oleh aplikasi seperti Bluetooth, komponen GPS (sistem penentuan posisi global), dan kartu suara, permintaannya secara bertahap meningkat. Ketika mencapai tahap produksi telepon seluler 3G, diharapkan berbagai aplikasi konten telepon seluler baru akan menjadi pendorong pertumbuhan lain untuk WLP, termasuk tuner TV, pemancar FM, dan memori tumpukan. Seiring dengan mulai diimplementasikannya WLP secara bertahap oleh produsen perangkat penyimpanan, hal ini akan menyebabkan perubahan paradigma di seluruh industri.

Saat ini, teknologi pengemasan tingkat wafer telah banyak digunakan di berbagai bidang seperti memori flash, EEPROM, DRAM berkecepatan tinggi, SRAM, driver LCD, perangkat frekuensi radio, perangkat logika, perangkat manajemen daya/baterai, dan perangkat analog (regulator tegangan, sensor suhu, pengontrol, penguat operasional, penguat daya). Pengemasan tingkat wafer terutama menggunakan dua teknologi dasar: teknologi redistribusi film dan pembentukan bump. Teknologi pertama digunakan untuk mengubah area solder yang tersebar di sepanjang tepi chip menjadi area solder bump yang tersebar dalam susunan planar pada permukaan chip. Teknologi kedua digunakan untuk membuat bump pada area bantalan bump untuk membentuk susunan bola solder.

Redistribusi lapisan tipis WL-CSP

Proses redistribusi membran WL-CSP adalah proses yang paling umum digunakan saat ini. Karena biayanya yang rendah, proses ini sangat cocok untuk memenuhi persyaratan standar keandalan aplikasi tingkat papan produk portabel bervolume tinggi. Seperti WLP lainnya, wafer redistribusi film tipis WL-CSP masih diproduksi menggunakan proses wafer konvensional. Sebelum wafer dikirim ke pemasok WLP, wafer diuji untuk mengklasifikasikan sirkuit dan menggambar diagram wafer dari sirkuit yang memenuhi syarat. Sebelum mendistribusikan ulang wafer, tata letak perangkat harus dievaluasi untuk memastikan apakah wafer tersebut cocok untuk redistribusi bola solder.

Dalam proses redistribusi yang umum, gumpalan solder akhir berada dalam tata letak susunan area. Dalam proses ini, BCB digunakan sebagai lapisan dielektrik redistribusi, Cu digunakan sebagai logam penghubung redistribusi, sputtering digunakan untuk mengendapkan lapisan logam dasar gumpalan (UBM), dan sablon digunakan untuk mengendapkan pasta solder dan melakukan reflow. Proses lapisan logam dasar sangat penting untuk mengurangi reaksi kimia antar logam dan meningkatkan keandalan interkoneksi. 

Proses redistribusi adalah untuk mengatur ulang pad I/O pada permukaan perangkat. Gambar 3 menunjukkan situasi redistribusi pada memori flash yang terikat. Seperti yang terlihat pada gambar, pad asli di keempat sisi chip memori flash diubah menjadi susunan bump. Dalam contoh ini, dua lapisan dielektrik digunakan pada permukaan perangkat, dengan lapisan metalisasi redistribusi yang disisipkan di antaranya untuk mengubah distribusi I/O. Setelah proses ini, bump bola solder dilapisi secara elektrokimia, dan chip tersebut menjadi produk WLP.

Kelemahan dari mendistribusikan ulang desain bantalan ikatan kawat ke bantalan susunan bola solder adalah produk WLP yang dihasilkan kemungkinan besar tidak optimal dalam hal desain perangkat, konstruksi, atau biaya manufaktur. Namun, setelah terbukti secara teknis layak, sirkuit dapat didesain ulang sehingga redistribusi eksternal dapat dihilangkan. Situasi ini telah menjadi konsensus. Untuk tujuan ini, prosedur penentuan bifase secara khusus didefinisikan. Perubahan generasi berikutnya mungkin berupa integrasi lapisan redistribusi di dalam lapisan logam terakhir chip, atau desain baru jalur sinyal terpendek untuk meningkatkan kinerja.

Sacco Mikro SLKOR produk chip regulator tegangan linier SL78L05

Desain ulang mungkin memerlukan penambahan perangkat lunak baru. Jalur sinyal, daya, dan ground yang didesain ulang sangat murah untuk dibangun karena menghilangkan langkah redistribusi tambahan dan proses terkait. Polimer digunakan untuk planarisasi wafer silikon, memberikan perlindungan chip yang diperlukan, dan sebagai lapisan permukaan standar. Untuk WLP redistribusi film tipis, pendekatan WLP polimer satu lapis merupakan desain yang lebih hemat biaya.

Fabrikasi microbump tingkat wafer

Sejak awal kemunculannya 50 tahun yang lalu, wire bonding telah dianggap sebagai teknologi interkoneksi yang serbaguna dan andal. Namun, dengan perkembangan pesat komunikasi seluler, sistem akses nirkabel e-commerce internet, sistem Bluetooth, dan teknologi Umbrella Positioning System (GPS), telepon seluler telah menjadi pendorong pertumbuhan terkuat dan tercepat untuk memori berdensitas tinggi. Telepon seluler menggantikan PC sebagai penggerak teknologi memori berdensitas tinggi. Permintaan akan biaya yang lebih rendah, faktor bentuk yang lebih kecil, kinerja perangkat yang lebih cepat, masa pakai baterai yang lebih lama, pembuangan panas yang lebih baik, proses "ramah lingkungan", dan keandalan perangkat yang lebih tinggi telah mendorong para perancang untuk mengalihkan perhatian mereka ke teknologi interkoneksi flip-chip bump untuk menggantikan teknologi wire bonding tradisional.

Dorongan teknis utama untuk pengembangan teknologi bump timbal-timah berasal dari terus menyusutnya ukuran perangkat. Di bawah standar teknologi 130nm, sekitar 30% chip logika membutuhkan teknologi bump. Namun, di bawah standar teknologi 90nm, angka ini melonjak menjadi 60%. Ketika produksi massal perangkat 65nm dikembangkan, permintaan akan teknologi bump emas meningkat menjadi lebih dari 80%.

WLP didasarkan pada teknologi BGA dan merupakan CSP yang ditingkatkan dan disempurnakan. Beberapa orang juga menyebut WLP sebagai pengemasan ukuran chip tingkat wafer (WLP-CSP). Teknologi ini tidak hanya sepenuhnya mencerminkan keunggulan teknis BGA dan CSP, tetapi juga menandai terobosan revolusioner dalam teknologi pengemasan. Teknologi pengemasan tingkat wafer mengadopsi teknologi manufaktur proses produksi massal, yang dapat mengurangi ukuran pengemasan hingga seukuran chip IC, secara signifikan mengurangi biaya produksi, dan mengintegrasikan pengemasan dan manufaktur chip, yang akan sepenuhnya mengubah pemisahan industri manufaktur chip dan pengemasan chip. Justru karena teknologi pengemasan tingkat wafer memiliki signifikansi yang sangat penting, teknologi ini telah mendapat perhatian besar sejak kemunculannya dan telah dengan cepat memperoleh perkembangan yang luar biasa dan aplikasi yang luas.

Metalisasi di bawah tonjolan (UBM)

Dalam interkoneksi flip-chip, lapisan UBM merupakan lapisan antarmuka kritis antara bantalan logam dan gumpalan emas atau solder pada IC. Lapisan ini adalah salah satu elemen kunci dari teknologi pengemasan flip-chip dan menyediakan koneksi listrik dan mekanis yang sangat andal baik untuk sirkuit maupun aspek gumpalan solder pada chip. Lapisan UBM antara gumpalan dan bantalan I/O perlu memiliki daya rekat yang cukup baik terhadap bantalan logam dan lapisan pasivasi wafer; melindungi bantalan logam selama langkah-langkah proses selanjutnya; mempertahankan resistansi kontak yang rendah antara bantalan logam dan gumpalan; berfungsi sebagai penghalang difusi yang efektif antara bantalan logam dan gumpalan; dan berfungsi sebagai lapisan awal untuk pengendapan gumpalan solder atau gumpalan emas.

Lapisan UBM biasanya diperoleh dengan mendepositkan beberapa lapisan logam pada seluruh permukaan wafer. Teknik yang digunakan untuk mendepositkan lapisan UBM meliputi penguapan, pelapisan tanpa listrik, dan deposisi sputtering. Dalam pengemasan canggih, wafer bumping sangat penting baik dari perspektif biaya maupun teknologi. Dalam produksi wafer bump, deposisi logam menyumbang lebih dari 50% dari total biaya. Langkah-langkah deposisi logam yang paling umum dalam produksi wafer bump adalah deposisi metalisasi bawah bump (UBM) dan deposisi bump itu sendiri, yang umumnya dicapai melalui proses elektroplating.

Teknologi elektroplating dapat menghasilkan jarak antar bump yang sangat sempit dan mempertahankan hasil produksi yang tinggi. Selain itu, teknologi ini memiliki berbagai macam aplikasi dan dapat menghasilkan bump dengan berbagai ukuran, jarak, dan bentuk geometris. Teknologi elektroplating semakin banyak digunakan dalam produksi bump wafer dan telah menjadi solusi yang paling praktis.

Pertama, lapisan UBM diselesaikan pada wafer. Kemudian, lem tebal diendapkan dan disinari cahaya, membentuk templat untuk pelapisan solder. Setelah pelapisan, photoresist dihilangkan dan lapisan UBM yang terpapar dihilangkan dengan etsa. Proses terakhir adalah reflow untuk membentuk bola solder. Langkah-langkah proses detail untuk pelapisan elektro untuk menghasilkan microbump adalah:

▲Menguapkan/menyemprotkan lapisan logam dari lapisan konduktif benih pada wafer;
▲ Lapisi wafer dengan lapisan photoresist menggunakan metode spin-coating;
▲Pola susunan jendela elektroda fotolitografi;
▲Pelapisan logam mikro yang tertanam pada badan logam melalui lubang-lubang kecil pada lapisan fotoresist;
▲Hapus lapisan photoresist;
▲Ukir lapisan konduktif yang terbuka pada kristal benih.
▲Lapisi lapisan photoresist yang tebal pada inlay logam;
▲Ukir tonjolan Au;
▲Kikis sebagian lem tebal untuk memperlihatkan bagian inlay logam yang menonjol;
▲Pelapisan emas (Au) pada bagian yang menonjol;
▲Lapisi bagian atas inlay dengan lapisan emas atau tembaga yang sangat tipis.

Koplanaritas mengacu pada konsistensi ketinggian semua bump di dalam wafer, yang memiliki persyaratan ketat dalam proses flip-chip bonding. Dalam flip-chip bonding, variasi ketinggian bump dapat menyebabkan distribusi gaya yang tidak merata, fragmentasi chip, dan kerusakan listrik. Persyaratan umum untuk koplanaritas bump adalah perbedaan ketinggian bump di seluruh chip tidak boleh lebih besar dari 5 μm.

litografi film tebal

Teknologi proses tingkat wafer seperti pembentukan bump wafer dengan pitch halus, redistribusi lead pad, dan komponen pasif terintegrasi memberikan solusi yang mudah untuk banyak aplikasi. Saat ini, banyak perangkat IC dan MEMS telah menerapkan teknologi ini. Dengan menggunakan teknologi ini, perangkat dapat dikemas dan diuji pada tingkat wafer, diikuti oleh proses pemotongan selanjutnya. Biasanya teknologi pengemasan canggih melibatkan proses film tebal 5 hingga 100 μm, seperti pelapisan putar lem tebal, paparan seragam lem tebal dengan undulasi besar pada permukaan, dan mendapatkan dinding samping lem tebal yang sangat curam. Sistem paparan bidang penuh dengan perbesaran yang sama adalah solusi peralatan yang dapat memenuhi permintaan ini. Outputnya yang tinggi dan biaya penyelarasan sendiri yang rendah menjadikannya sistem yang paling kompetitif untuk stepper proyeksi di bidang litografi film tebal.

Proses pengemasan tingkat wafer meliputi metalisasi, fotolitografi, deposisi dielektrik dan pelapisan putar photoresist film tebal, deposisi solder, dan penyolderan reflow. Proses pembuatan pola biasanya melibatkan penggunaan beberapa lapisan logam untuk membuat lapisan metalisasi di bawah bump (UBM) yang berfungsi sebagai dasar untuk bump. Konduktivitas koneksi antara bump dan wafer harus sangat baik, dan lapisan pasivasi serta lapisan logam di bawah bump harus memiliki daya rekat yang baik. Alur proses standar pembuatan pola photoresist meliputi pembersihan, pelapisan lem, pra-pemanggangan, paparan, pasca-pemanggangan, pengembangan, dan pengerasan film. Setiap langkah proses perlu mendefinisikan serangkaian parameter, yang akan memengaruhi proses selanjutnya. Setelah photoresist dipola, lubang-lubang diisi dengan solder atau emas melalui elektroplating atau penguapan. Langkah selanjutnya adalah menghilangkan photoresist dan melakukan proses reflow dalam oven untuk mengubah bump kolumnar menjadi bump bulat.

Sacco Mikro SLKOR produk transistor PNP

Lapisan photoresist yang tebal akan tetap berada di chip sebagai masker untuk membuat cetakan mikro sambungan solder logam. Lapisan redistribusi dapat dipasang kembali ke dalam pola bump atau sebagai koneksi antara pad perimeter dan array pad terdistribusi area yang terbuat dari film polisilikon setebal 5 hingga 100 μm dengan berbagai sifat listrik, kimia, mekanik, dan termal. Mengisolasi jejak area redistribusi membutuhkan material dengan kekuatan tinggi, stabilitas termal tinggi, dan koefisien isolasi rendah. Material-material ini telah berhasil dikembangkan. Salah satu jenis material disebut polimida (seperti seri PI yang dikembangkan oleh DuPont), dan material isolasi lainnya adalah Cyclotene (BCB) dari Dow Chemicals di Amerika Serikat. PI dan BCB banyak digunakan dalam pengemasan bump flip chip dan proses pengemasan lainnya.

Cetakan berfitur mikro yang menggunakan bantalan photoresist film tebal, tonjolan, dan struktur lapisan logam di bawah bola dapat memenuhi berbagai kebutuhan dalam WLP. Meskipun bahan metalisasi yang umum digunakan adalah timah-timbal, emas, dan tembaga, beberapa bahan lain juga dapat digunakan. Bahan yang digunakan dalam aplikasi standar memerlukan transfer grafis resolusi tinggi dan sifat mudah dilepas. Banyak aplikasi praktis memerlukan ketebalan photoresist melebihi 100μm. Untuk mencapai ketebalan tersebut, produsen mengembangkan bahan pelapis yang sesuai.

Untuk memenuhi kebutuhan ini, para produsen telah mengembangkan material dan peralatan proses yang sesuai. Banyak material dapat menghasilkan lapisan photoresist "tipis" (yaitu 2-10 μm) pada peralatan proses semikonduktor standar. Photoresist AZP4330 (Anzhi Electronic Materials Group) dan Shipley's 955 (Rohm & Haas Company/Shipley Company) digunakan untuk mencapai ketebalan lapisan photoresist 5 hingga 100 μm. Lapisan photoresist dengan ketebalan 25 μm dapat dicapai menggunakan proses pelapisan multi-lapisan, tetapi ini akan meningkatkan waktu dan biaya produksi. AZ P4620 dan SPR 220 dapat mencapai ketebalan 25 μm dalam satu lapisan. Untuk lapisan yang lebih tebal, pilihan material dan ketebalan menjadi lebih sedikit. Ada banyak keuntungan biaya ketika menggunakan deposisi lapisan tunggal untuk mencapai lapisan photoresist yang diinginkan. Oleh karena itu, sangat penting untuk mengembangkan material photoresist dengan ketebalan lapisan tunggal 50 μm dan lebih. Material seperti JSR THB-611P dan AZPLP100XT dari Anzhi Electronic Materials Group dapat menghasilkan lapisan photoresist tunggal dengan ketebalan 60 μm atau lebih. Penelitian terbaru sebagian besar menggunakan AZ9260 untuk mewujudkan lapisan photoresist tunggal setebal 65 μm dan menggunakan AZ50XT untuk mewujudkan lapisan photoresist tunggal setebal 100 μm.

Proses film tebal memiliki beberapa persyaratan khusus untuk sistemnya. Sistem penyelarasan harus mampu mengidentifikasi pola geometris secara seragam sebagai tanda penyelarasan di seluruh rentang ketebalan lem dan ketinggian spesifik relief permukaan wafer. Karena sumber paparan menggunakan cahaya paralel untuk paparan tanpa bergantung pada fokus, hal ini dapat dicapai dengan menggunakan mesin litografi jarak dekat yang dikombinasikan dengan prinsip paparan bayangan. Persyaratan proses fotolitografi untuk mesin paparan penyelarasan masker jarak dekat meliputi: intensitas tinggi, keseragaman tinggi, panjang gelombang cahaya UV yang konsisten dengan panjang gelombang sensitif fotoresist, akurasi penyelarasan sub-mikron, dan celah yang akurat, terkontrol, dan konsisten antara masker dan wafer selama proses paparan.

Teknologi NanoAlign dari EVG dirancang dengan akurasi dan resolusi penyelarasan tertinggi serta biaya penggunaan terendah untuk menyoroti keunggulan teknologi eksposur bidang penuh. Saat ini, semua mesin eksposur perusahaan telah menerapkan teknologi ini. Tujuannya meliputi pengendalian anomali aktif dan resolusi penyelarasan dinamis di bawah 100 nm. Peralatannya mencakup peralatan pelapis lem khusus dan mesin eksposur kontak/kedekatan yang dimodifikasi dari model standar. Mesin eksposur EVG6200 Infinity 200 mm dan EVG IQ Aligner 300 mm terbaru memiliki fleksibilitas yang baik dan antarmuka yang ramah pengguna, serta dapat sepenuhnya memenuhi produksi industri wafer φ200 mm dan φ300 mm yang membutuhkan proses lem tebal.

Pengenceran wafer

Teknologi penipisan chip sangat penting dalam teknologi pengemasan chip bertumpuk karena mengurangi ketinggian pemasangan paket dan memungkinkan chip ditumpuk tanpa meningkatkan ketinggian keseluruhan sistem chip bertumpuk. Kartu pintar dan RFID adalah aplikasi chip tunggal tertipis yang merupakan bagian penting dari persyaratan wafer tipis. Chip yang lebih tipis meningkatkan keandalan siklus termal dan mendukung produk tipis. Namun, seberapa tipis chip tersebut bergantung pada diameter wafer dan proses WLP. Alasannya adalah permukaan wafer yang tipis rentan terhadap kerusakan, menyebabkan retakan mikro, dan menyebabkan wafer pecah selama operasi selanjutnya. Karena penggerindaan sisi belakang wafer adalah langkah terakhir dari proses pengolahan wafer, sejauh mana wafer perlu ditipiskan dibatasi oleh proses WLP. Oleh karena itu, pengemasan tingkat wafer dianggap sebagai perluasan dari proses wafer, dan cakupan penerapan langkah-langkah proses pengemasan harus dipertimbangkan saat merancang proses wafer.

Ketidaksesuaian koefisien ekspansi termal antara silikon dan substrat pemasangan merupakan alasan penting kegagalan kelelahan pada bola solder yang dikemas dalam uji siklus termal dan penggunaan di lapangan. Selain itu, kegagalan ini juga terkait erat dengan seberapa kuat setiap komponen. Semakin tipis chip, semakin fleksibel, dan ketahanan lelah bola solder akan meningkat. Oleh karena itu, penipisan wafer dan dengan demikian mengurangi ketebalan chip juga merupakan salah satu langkah penting untuk meningkatkan keandalan gumpalan solder. Penipisan wafer sebelum pemrosesan pengemasan tingkat wafer dapat dengan mudah mengubah bentuk atau bahkan memecahkan wafer, yang tidak diinginkan. Penipisan wafer setelah pemrosesan pengemasan tingkat wafer selesai adalah metode yang lebih baik, tetapi sulit untuk diimplementasikan. Teknologi dan peralatan wafer dan penipisan untuk pembuatan pengemasan tingkat wafer sedang dalam pengembangan.

Keunggulan pengemasan tingkat wafer

Pengemasan tingkat wafer didasarkan pada teknologi BGA dan merupakan CSP yang disempurnakan dan ditingkatkan, yang sepenuhnya mencerminkan keunggulan teknis BGA dan CSP. Ia memiliki banyak keunggulan unik:

① The packaging processing efficiency is high, and it is manufactured using a mass production process in the form of wafers;

② Memiliki keunggulan kemasan flip-chip, yaitu ringan, tipis, pendek, dan kecil;

③Biaya fasilitas produksi pengemasan tingkat wafer rendah, dan peralatan manufaktur tingkat wafer dapat dimanfaatkan sepenuhnya tanpa perlu berinvestasi dalam membangun lini produksi pengemasan lain;

④Desain chip dan desain kemasan pada pengemasan tingkat wafer dapat dipertimbangkan secara seragam dan dilakukan secara bersamaan, yang akan meningkatkan efisiensi desain dan mengurangi biaya desain;

⑤ Dalam keseluruhan proses pengemasan tingkat wafer mulai dari pembuatan chip, pengemasan hingga pengiriman produk ke pengguna, mata rantai perantara sangat dikurangi dan siklus dipersingkat secara signifikan, yang pasti akan menyebabkan pengurangan biaya;

⑥Biaya pengemasan tingkat wafer sangat berkaitan dengan jumlah chip pada setiap wafer. Semakin banyak chip pada sebuah wafer, semakin rendah biaya pengemasan tingkat wafer. Pengemasan tingkat wafer adalah pengemasan terkecil dan berbiaya rendah. Teknologi pengemasan tingkat wafer merupakan teknologi pengemasan chip produksi massal yang sesungguhnya.

Keunggulan WLP adalah teknologi pengemasan skala chip (CSP) yang cocok untuk sirkuit terpadu yang lebih kecil. Karena penggunaan pengemasan paralel dan teknologi pengujian elektronik pada tingkat wafer, teknologi ini dapat secara signifikan mengurangi luas chip sekaligus meningkatkan output. Karena operasi paralel digunakan untuk koneksi chip pada tingkat wafer, biaya setiap I/O dapat sangat dikurangi. Selain itu, penerapan prosedur pengujian tingkat wafer yang disederhanakan akan semakin mengurangi biaya. Pengemasan tingkat wafer dapat digunakan untuk mengemas dan menguji chip pada tingkat wafer.

Tren perkembangan teknologi pengemasan tingkat wafer

Teknologi pengemasan tingkat wafer harus berupaya untuk mengurangi biaya, terus meningkatkan tingkat keandalan, dan memperluas aplikasinya pada IC berukuran besar. Dalam hal teknologi bola solder, teknologi bola solder bebas timbal dan teknologi bola solder timbal tinggi akan dikembangkan. Dengan terus berkembangnya ukuran wafer IC dan kemajuan teknologi proses, produsen IC akan meneliti dan mengembangkan generasi baru teknologi pengemasan tingkat wafer. Generasi teknologi ini tidak hanya dapat memenuhi kebutuhan wafer φ300 mm, tetapi juga beradaptasi dengan persyaratan terkini dari teknologi pengkabelan tembaga dan teknologi dielektrik interlayer dengan konstanta dielektrik rendah. Selain itu, ada juga kebutuhan untuk meningkatkan kemampuan pengemasan tingkat wafer dalam menangani arus dan menahan suhu. Teknologi WLBI (pengujian dan penuaan tingkat wafer) juga merupakan topik penting yang perlu dipelajari. Teknologi WLBI adalah melakukan pengujian listrik dan penuaan langsung pada wafer IC, yang sangat penting untuk menyederhanakan alur proses dan mengurangi biaya produksi untuk pengemasan tingkat wafer.

Sacco Mikro SLKOR Produk Dioda Schottky

Kesimpulan

Teknologi pengemasan tingkat wafer adalah teknologi pengemasan chip produksi massal berbiaya rendah. Pengemasan tingkat wafer memiliki ukuran yang sama dengan chip dan merupakan perangkat pemasangan permukaan mikro terkecil. Karena serangkaian keunggulan pengemasan tingkat wafer, teknologi pengemasan tingkat wafer berkembang pesat didorong oleh permintaan akan miniaturisasi dan biaya rendah perangkat elektronik modern. Saat ini, teknologi pengemasan tingkat wafer biasanya cocok untuk chip berukuran kecil dengan jumlah I/O yang rendah. Industri juga perlu mengembangkan teknologi baru untuk mengurangi biaya produksi dan mengembangkan pengemasan tingkat wafer untuk chip berukuran besar dan pengemasan tingkat wafer susunan bola solder dengan jarak antar pin yang rapat.

Saat memilih jenis kemasan untuk perangkat elektronik modern, penting untuk memenuhi persyaratan desain sekaligus meminimalkan biaya. Tingkat kemasan wafer-level saat ini hanyalah jenis kemasan alternatif. Masih banyak pekerjaan yang harus dilakukan untuk menjadikan teknologi kemasan wafer-level sebagai teknologi manufaktur utama untuk produk bervolume besar dan beragam di masa mendatang. Menggabungkan desain chip semikonduktor dan kemasan WLP tidak diragukan lagi akan memberikan manfaat pada tata letak perangkat WLP dan meningkatkan kinerja perangkat. Dalam WLP, karena langkah-langkah pengemasan semua perangkat pada wafer dilakukan secara bersamaan, pemrosesan batch dapat mengurangi biaya pengemasan. (Artikel ini dikutip dari "Peralatan Khusus untuk Industri Elektronik")

Lampiran: Perbedaan antara Fan-in dan Fan-out

Dari perspektif karakteristik teknis, pengemasan tingkat wafer (wafer-level packaging/WLP) terutama dibagi menjadi dua jenis: Fan-in dan Fan-out. Pengemasan WLP tradisional sebagian besar mengadopsi tipe Fan-in dan digunakan pada IC dengan jumlah pin yang rendah. Namun, seiring bertambahnya jumlah pin keluaran sinyal IC, persyaratan untuk jarak antar pin (ball pitch) menjadi lebih ketat. Selain itu, konstruksi papan sirkuit tercetak (PCB) memerlukan penyesuaian ukuran pengemasan pasca-IC dan posisi pin keluaran sinyal. Oleh karena itu, berbagai jenis pengemasan WLP baru seperti diffused (Fan-out) dan Fan-in plus Fan-out telah dikembangkan. Proses manufakturnya bahkan menyimpang dari konsep pengemasan WLP tradisional.

Menurut Zhou Xiaoyang, Presiden Amkor China: Ukuran chip yang menggunakan kemasan Fan-in sama dengan ukuran produk pada bidang dua dimensi, dan chip tersebut memiliki area yang cukup untuk menempatkan semua antarmuka I/O. Ketika ukuran chip tidak cukup untuk menampung semua antarmuka I/O, Fan-out diperlukan. Tentu saja, Fan-out umum juga menambahkan komponen aktif dan/atau pasif untuk membentuk SIP sambil memperluas area.

Mari kita bahas tipe kipas terlebih dahulu.

Menurut laporan dari Mammes Consulting, teknologi kemasan fan-in telah berhasil diterapkan dan terus berkembang selama lebih dari sepuluh tahun. Teknologi ini tetap menarik hingga saat ini karena kombinasi yang tak tertandingi antara ukuran kemasan terkecil dan biaya rendah. Dengan keunggulan ini, teknologi ini secara bertahap menembus pasar perangkat genggam dan tablet yang berfokus pada ukuran, dan masih mempertahankan vitalitas yang kuat di bidang perangkat tersebut. Diperkirakan bahwa lebih dari 90% teknologi kemasan fan-in saat ini digunakan di bidang telepon seluler. Berbicara tentang penerapan teknologi kemasan fan-in, lebih dari 30% dari semua perangkat yang dikemas dalam smartphone kelas atas sekarang menggunakan kemasan fan-in. Oleh karena itu, teknologi kemasan fan-in masih berada dalam masa keemasan bisnisnya di bidang telepon seluler.

Meskipun laju pertumbuhan teknologi pengemasan fan-in sejauh ini stabil, perubahan di pasar semikonduktor global dan meningkatnya ketidakpastian dalam aplikasi di masa depan pasti akan memengaruhi prospek teknologi pengemasan fan-in di masa mendatang. Karena pertumbuhan pengiriman smartphone turun dari 35% pada tahun 2013 menjadi 8% pada tahun 2016, dan angka ini diperkirakan akan semakin menurun menjadi 6% pada tahun 2020, aplikasi teknologi pengemasan fan-in yang dipimpin oleh pasar smartphone semakin jenuh. Meskipun pertumbuhan tinggi yang diharapkan tidak terlalu optimis, smartphone tetap menjadi pendorong utama perkembangan industri semikonduktor, dan pengiriman smartphone diperkirakan akan mencapai 2 miliar unit pada tahun 2020.

Saat ini, perangkat yang dikemas dalam kemasan fan-in utama adalah komponen terintegrasi WiFi/BT (wireless LAN, Bluetooth), transceiver, PMIC (power management integrated circuits), dan konverter DC/DC (mencakup sekitar 50% dari total), serta berbagai perangkat digital, analog, dan sinyal campuran termasuk MEMS dan sensor gambar. Tantangan terbesar yang mungkin dihadapi teknologi pengemasan fan-in di masa depan adalah integrasi fungsi perangkat dalam pengemasan tingkat sistem. Gambar di bawah menunjukkan dampak pertumbuhan pengemasan tingkat sistem terhadap pengiriman pengemasan fan-in. Tingkat pertumbuhan tahunan gabungannya secara keseluruhan turun dari 9% menjadi 6%. Laporan ini memberikan analisis rinci tentang pertumbuhan sistem dalam kemasan dan dampaknya terhadap pengemasan fan-in.

As for the fan-in market, statistics from 2015 show that outsourced semiconductor packaging and testing occupies a major market share, including an IDM manufacturer (TI, Texas Instruments) and a foundry (TSMC, TSMC). STATS ChipPAC has shown strong leapfrog development after being acquired by JCET. On the design side, Qualcomm and Broadcom drive 50% of the entire fan-in packaging market.

Mengenai teknologi pengemasan, dalam beberapa tahun terakhir, pasar sebagian besar berfokus pada pengembangan teknologi pengemasan tingkat wafer fan-out. Namun, pengemasan fan-in telah mengukir jalur dan peta jalan pengembangannya sendiri. Selain ekspansi lebih lanjut, teknologi ini masih dapat menghadirkan jenis teknologi inovatif lainnya, seperti perlindungan cetakan enam sisi. Laporan ini memberikan analisis terperinci tentang dua peta jalan teknologi pengemasan fan-in: satu untuk manufaktur volume tinggi (HVM) dan yang lainnya untuk kesiapan produksi. Peta jalan tersebut mencakup penghitung I/O, L/S, pitch bump, ketebalan paket, dimensi, dll. Selain itu, laporan ini juga menganalisis teknologi pengemasan fan-in dari perspektif pemanfaatan node teknologi IC dan ekspansi front-end lebih lanjut dari perangkat IC fan-in. Meskipun jalur produksi HVM teknologi pengemasan fan-in berkembang lebih lambat daripada teknologi pengemasan fan-out, teknologi pengemasan fan-in memiliki kemampuan untuk memenuhi kondisi ekspansi sebagian besar pengemasan fan-out dan memiliki jalur pengembangan siap produksi yang mudah tersedia.

Selanjutnya, mari kita bahas tipe yang melebar.

Pengemasan fan-out mengadopsi metode penarikan kabel, yang relatif murah; fan-out WLP memungkinkan berbagai macam die yang berbeda untuk ditanamkan seperti proses WLP, yang setara dengan mengurangi satu lapisan pengemasan. Jika beberapa die ditempatkan, itu setara dengan menghilangkan pengemasan multi-lapisan, yang membantu mengurangi biaya pelanggan. Satu-satunya faktor yang memengaruhi biaya IC saat ini adalah ukuran die.

Sejak 2013, pabrik pengemasan dan pengujian utama di seluruh dunia telah aktif memperluas kapasitas produksi FOWLP, terutama untuk memenuhi persyaratan biaya yang ketat dari pasar smartphone kelas menengah hingga rendah. Karena FOWLP tidak memerlukan penggunaan material papan pembawa, hal ini dapat menghemat hampir 30% biaya pengemasan, dan ketebalan kemasannya juga lebih tipis, sehingga membantu meningkatkan daya saing produk produsen chip.

Sebuah laporan dari Memes Consulting menunjukkan bahwa tahun 2016 merupakan titik balik di pasar kemasan fan-out. Penambahan Apple dan TSMC telah mengubah status aplikasi teknologi ini dan dapat membuat pasar secara bertahap mulai menerima teknologi kemasan fan-out. Pasar kemasan fan-out akan terbagi menjadi dua jenis:

- Pasar "inti" untuk pengemasan fan-out, termasuk aplikasi chip tunggal seperti baseband, manajemen daya, dan transceiver RF. Pasar ini merupakan area aplikasi utama untuk solusi pengemasan tingkat wafer fan-out dan akan mempertahankan tren pertumbuhan yang stabil.

- Pasar "kepadatan tinggi" untuk pengemasan fan-out dimulai dengan APE Apple, termasuk prosesor, memori, dan aplikasi lain dengan volume data input dan output yang lebih besar. Pasar ini memiliki ketidakpastian yang lebih besar dan membutuhkan solusi terintegrasi baru serta solusi pengemasan fan-out berkinerja tinggi. Namun, pasar ini memiliki potensi pasar yang besar.

Karena teknologi pengemasan fan-out memiliki potensi besar untuk pasar "kepadatan tinggi" dan pasar "inti" dengan pertumbuhan stabil, rantai pasokan di area ini diharapkan akan berinvestasi besar-besaran dalam kemampuan pengemasan fan-out. Beberapa produsen sudah mampu menawarkan pengemasan fan-out tingkat wafer, tetapi banyak lainnya masih dalam tahap pengembangan platform pengemasan fan-out untuk memasuki pasar pengemasan fan-out dan memperluas portofolio produk mereka.

Selain TSMC, STATS ChipPAC (Singapore STATS ChipPAC) akan menggunakan dukungan JCET (Jiangsu Changdian Technology) untuk berinvestasi lebih lanjut dalam pengembangan teknologi pengemasan fan-out (pada awal 2015, Jiangsu Changdian Technology mengakuisisi Singapore STATS ChipPAC seharga US$780 juta); ASE (ASE Group) telah menjalin hubungan kerja sama yang mendalam dengan Deca Technologies (Pada Mei 2016, Deca Technologies menerima investasi US$60 juta dari ASE Group, dan ASE Group memperoleh teknologi pengemasan tingkat wafer fan-out seri M dan otorisasi proses dari Deca Technologies); Amkor (Ankor Technology), SPIL (Silicon Products Technology) dan Powertech (Powertech) menargetkan produksi massal di masa depan dan berada dalam tahap pengembangan teknologi pengemasan fan-out. Samsung tampaknya tertinggal karena masih mempertimbangkan bagaimana bersaing.

Dari segi kapasitas pasar, kemasan fan-out mempertahankan tingkat pertumbuhan tahunan gabungan sebesar 56%, yang akan membawa prospek luas bagi produsen kemasan dan pengujian di masa depan.

Namun, teknologi baru ini masih akan menghadapi tantangan besar di masa depan. Zhou Xiaoyang, presiden Amkor China, mengatakan bahwa teknologi Fan-out akan sangat dibutuhkan di bidang aplikasi yang lebih kecil, lebih tipis, dan lebih cepat. Biaya Fan-out saat ini relatif tinggi dan membutuhkan optimasi teknis lebih lanjut. Selain teknologi berbasis wafer, banyak produsen juga mengembangkan teknologi berbasis panel.

Saat ini, TSMC juga merupakan salah satu promotor utama teknologi Fan-out, sementara Amkor dan perusahaan pengemasan dan pengujian besar lainnya juga memiliki berbagai bentuk teknologi Fan-out yang unik. Secara relatif, teknologi Fan-out saat ini belum terlalu matang, dan hasil produksi serta keandalannya perlu ditingkatkan lebih lanjut.

Catatan: Artikel ini direproduksi dari internet dan mendukung perlindungan hak kekayaan intelektual. Harap sebutkan sumber dan penulis asli saat mencetak ulang. Jika ada pelanggaran, silakan hubungi kami untuk menghapusnya.

Nomor telepon perusahaan: +86-0755-83044319
Faks/FAX: +86-0755-83975897
Surel: 1615456225@qq.com
QQ: 3518641314 Manajer Li

QQ: 332496225 Manajer Qiu

Alamat: Ruang 809, Gedung C, Gedung Teknologi Zhantao, No. 1079 Jalan Minzhi, Distrik Baru Longhua, Shenzhen