באופן מסורתי, החיבור החשמלי בין שבב ה-IC לחוץ מושג באמצעות חוטי מתכת לחיבור ה-I/O על השבב למוביל המארז באמצעות קשירה ודרך פיני המארז. ככל שגודל התכונות של שבבי ה-IC מצטמצם וסולם האינטגרציה מתרחב, המרווח בין ה-I/O ממשיך לרדת והמספר ממשיך לגדול. כאשר המרווח בין ה-I/O מצטמצם לפחות מ-70 מיקרון, טכנולוגיית קשירת חוטים אינה ישימה עוד, ויש לחפש גישות טכניות חדשות. טכנולוגיית אריזה ברמת פרוסת פרוסה משתמשת בתהליכי פיזור מחדש של שכבה דקה, כך שניתן לפזר את ה-I/O על פני כל שטח שבב ה-IC במקום להיות מוגבל רק לאזור ההיקפי של שבב ה-IC הצר, ובכך לפתור את בעיית החיבור החשמלי של שבבי I/O בעלי צפיפות גבוהה ופסיעה דקה.

מבין טכנולוגיות האריזה החדשות הרבות, טכנולוגיית האריזה ברמת הוופלים היא החדשנית ביותר ומושכת את תשומת הלב הרבה ביותר בעולם. זהו סמל לפריצות דרך מהפכניות בטכנולוגיית האריזה. טכנולוגיית האריזה ברמת הוופלים משתמשת בוופלים כאובייקט עיבוד. שבבים רבים נארזים, מיושנים, נבדקים ולבסוף נחתכים להתקנים בודדים על גבי הוופלים. היא מפחיתה את גודל האריזה לגודל של שבב IC ומפחיתה משמעותית את עלויות הייצור. היתרונות של טכנולוגיית האריזה ברמת הוופלים גרמו לה לתשומת לב רבה מיד עם הופעתה וזכתה במהירות להתפתחות עצומה ויישום נרחב. במוצרים ניידים כמו טלפונים ניידים, נעשה שימוש נרחב ב-EPROM ארוז ברמת הוופלים, IPD (התקנים פסיביים משולבים), שבבים אנלוגיים והתקנים אחרים. מספר קטגוריות המכשירים המשתמשות באריזה ברמת הוופלים הולך וגדל, וטכנולוגיית האריזה ברמת הוופלים היא טכנולוגיה חדשה המתפתחת במהירות.

על מנת לשפר את תחולתה של אריזות ברמת פרוסות סיליקון ולהרחיב את היקף היישום שלהן, אנשים חוקרים ומפתחים טכנולוגיות חדשות שונות תוך פתרון בעיות המתעוררות במהלך תהליך התיעוש, ועריכת מחקר על המצב הנוכחי, היישום והפיתוח של טכנולוגיית אריזות ברמת פרוסות סיליקון.

אריזת רמת פרוסה

הנביטה הראשונית של WLP נבעה מייצור רכיבי קלט/פלט במהירות נמוכה (low-I/O) וטרנזיסטור במהירות נמוכה עבור טלפונים ניידים, כגון חיישנים פסיביים על-שבב ומעגלים משולבים להעברת חשמל. נכון לעכשיו, WLP נמצא בשלב הפיתוח. הביקוש, המונע על ידי יישומים כגון בלוטות', רכיבי GPS (מערכת מיקום גלובלית) וכרטיסי קול, גדל בהדרגה. כאשר הוא יגיע לשלב ייצור טלפונים ניידים דור 3, צפוי שמגוון יישומי תוכן חדשים לטלפונים ניידים יהפכו למנוע צמיחה נוסף עבור WLP, כולל מקלטי טלוויזיה, משדרי FM וזיכרונות מחסנית. ככל שיצרני התקני אחסון יתחילו ליישם בהדרגה את WLP, הדבר יוביל לשינויים פרדיגמטיים בכל התעשייה.

כיום, טכנולוגיית אריזה ברמת פרוסת ופל (wafer level package) נמצאת בשימוש נרחב בתחומים כמו זיכרון פלאש, EEPROM, DRAM במהירות גבוהה, SRAM, דרייברים של LCD, התקני תדר רדיו, התקני לוגיקה, התקני ניהול הספק/סוללה והתקנים אנלוגיים (ווסתי מתח, חיישני טמפרטורה, בקרים, מגברי תפעול, מגברי הספק). אריזה ברמת פרוסת ופל משתמשת בעיקר בשתי טכנולוגיות בסיסיות: טכנולוגיית פיזור מחדש של שכבות ויצירת בליטות. הראשונה משמשת להמרת אזורי הלחמה המפוזרים לאורך היקף השבב לאזורי הלחמה עם בליטות המפוזרים במערך מישורי על פני השבב. השנייה משמשת ליצירת בליטות על אזור משטח הבליטות ליצירת מערך כדורי הלחמה.

פיזור מחדש של שכבה דקה WL-CSP

חלוקת ממברנות WL-CSP היא התהליך הנפוץ ביותר כיום. בשל עלותו הנמוכה, הוא מתאים מאוד לדרישות של סטנדרטים של אמינות יישומים ברמת לוח מוצר נייד בנפח גבוה. כמו WLPs אחרים, פרוסות ה-WL-CSP של חלוקת שכבות דקות עדיין מיוצרות באמצעות תהליכי פרוסות קונבנציונליים. לפני שליחת הפרוסות לספק ה-WLP, הפרוסות נבדקות כדי לסווג את המעגלים ולשרטט דיאגרמות פרוסות של מעגלים מתאימים. לפני חלוקת הפרוסות, יש להעריך את פריסת המכשיר כדי לאשר האם הפרוסות מתאימות לפיזור מחדש של כדורי הלחמה.

בתהליך פיזור מחדש טיפוסי, גבשושיות ההלחמה הסופיות נמצאות בפריסה של מערך אזורי. בתהליך זה, BCB משמש כשכבה דיאלקטרית לפיזור מחדש, Cu משמש כמתכת חיבור לפיזור מחדש, התזה משמשת להפקדת שכבת המתכת התחתונה של הגבשושיות (UBM), והדפסת משי משמשת להפקדת משחת הלחמה והזרמה מחדש. תהליך שכבת המתכת התחתונה הוא קריטי מאוד להפחתת תגובות כימיות בין-מתכתיות ולשיפור אמינות החיבור. 

תהליך החלוקה מחדש הוא סידור מחדש של פדי הקלט/פלט על פני המכשיר. איור 3 מציג את מצב החלוקה מחדש על זיכרון הפלאש המודבק. כפי שניתן לראות באיור, הפדים המקוריים מארבעת צידי שבב זיכרון הפלאש הומרו למערך של בליטות. בדוגמה זו, נעשה שימוש בשתי שכבות דיאלקטריות על פני המכשיר, כאשר שכבת מטליזציה של חלוקה מחדש ממוקמת ביניהן כדי לשנות את חלוקת הקלט/פלט. לאחר תהליך זה, בליטות כדורי הלחמה מצופות באלקטרוליטי, והשבב הופך למוצר WLP.

החיסרון של פיזור מחדש של עיצוב משטח הדבקה חוטית לפדי מערך כדורי הלחמה הוא שמוצר ה-WLP המתקבל כנראה לא יהיה אופטימלי מבחינת עיצוב המכשיר, בנייה או עלות ייצור. עם זאת, לאחר שהוכח כי הדבר אפשרי מבחינה טכנית, ניתן לעצב מחדש את המעגל כך שניתן יהיה לבטל פיזור מחדש חיצוני. מצב זה הפך לקונצנזוס. למטרה זו, מוגדר במיוחד הליך קביעה דו-פאזי. שינויים מהדור הבא עשויים להיות שילוב של שכבות פיזור מחדש בתוך שכבת המתכת האחרונה של השבב, או עיצוב חדש של קווי האות הקצרים ביותר לשיפור הביצועים.

סאקו מיקרו SLKOR שבב וסת מתח ליניארי למוצר SL78L05

ייתכן שתכנון מחדש ידרוש הוספה של כלי תוכנה חדשים. קווי האות, החשמל וההארקה שעוצבו מחדש זולים מאוד לבנייה מכיוון שהם מבטלים שלבי פיזור מחדש נוספים ותהליכים נלווים. פולימרים משמשים לפלנריזציה של פרוסות סיליקון, המספקים את ההגנה הנדרשת על השבב, וכציפויי פני שטח סטנדרטיים. עבור WLP לפיזור מחדש של שכבה דקה, גישת WLP של פולימר חד-שכבתי היא תכנון חסכוני יותר.

ייצור של מיקרו-בליטות ברמת פרוסת ופל

מאז הקמתה לפני 50 שנה, חיבור חוטים נחשב לטכנולוגיית חיבור רב-תכליתית ואמינה. עם זאת, עם ההתפתחות המהירה של תקשורת סלולרית, מערכות גישה אלחוטיות למסחר אלקטרוני באינטרנט, מערכות בלוטות' וטכנולוגיית GPS (Umbrella Positioning System), טלפונים ניידים הפכו לגורם הצמיחה החזק והמהיר ביותר של זיכרונות בעלי צפיפות גבוהה. הם מחליפים מחשבים אישיים כגורם טכנולוגי לזיכרונות בעלי צפיפות גבוהה. הדרישה לעלות נמוכה יותר, גודל קטן יותר, ביצועי מכשירים מהירים יותר, חיי סוללה ארוכים יותר, פיזור חום טוב יותר, תהליכים "ירוקים" ואמינות גבוהה יותר של המכשיר הובילה את המתכננים להפנות את תשומת ליבם לטכנולוגיית חיבור חוטים מסוג flip-chip כדי להחליף את טכנולוגיית חיבור החוטים המסורתית.

הכוח המניע הטכני המרכזי לפיתוח טכנולוגיית bump של עופרת-בדיל נובע מהצטמקות מתמשכת של גודל המכשירים. תחת תקן הטכנולוגיה של 130 ננומטר, כ-30% משבבי הלוגיקה דורשים טכנולוגיית bump. עם זאת, תחת תקן הטכנולוגיה של 90 ננומטר, נתון זה זינק ל-60%. כאשר פותח הייצור ההמוני של התקני 65 ננומטר, הביקוש לטכנולוגיית bump של זהב טיפס ליותר מ-80%.

טכנולוגיית WLP מבוססת על טכנולוגיית BGA והיא CSP משופרת. יש המכנים אותה גם בשם WLP בשם אריזת גודל שבב ברמת פרוסה (WLP-CSP). היא לא רק משקפת באופן מלא את היתרונות הטכניים של BGA ו-CSP, אלא גם מסמנת פריצת דרך מהפכנית בטכנולוגיית האריזות. טכנולוגיית אריזות ברמת פרוסה מאמצת טכנולוגיית ייצור המוני, שיכולה להפחית את גודל האריזה לגודל של שבבי IC, להפחית משמעותית את עלויות הייצור ולשלב ייצור אריזות ושבבים, מה שישנה לחלוטין את ההפרדה בין תעשיות ייצור השבבים לאריזות השבבים. דווקא בגלל שטכנולוגיית אריזות ברמת פרוסה היא בעלת חשיבות כה רבה, היא זכתה לתשומת לב רבה מאז הופעתה וזכתה במהירות להתפתחות אדירה ויישום נרחב.

מטליזציה מתחת לבליטה (UBM)

בחיבור שבב-פליפ, שכבת ה-UBM היא שכבת הממשק הקריטית בין פדי המתכת לבין בליטות זהב או הלחמה על גבי המעגל המשולב. שכבה זו היא אחד המרכיבים המרכזיים בטכנולוגיית אריזת שבב-פליפ ומספקת חיבורים חשמליים ומכניים בעלי אמינות גבוהה הן למעגלים והן להיבטים של בליטות ההלחמה של השבב. שכבת ה-UBM בין הבליטות לפדי הקלט/פלט צריכה להיות בעלת הידבקות טובה מספיק לפדי המתכת ולשכבות הפסיבציה של פרוסות הוואטר; להגן על פדי המתכת במהלך שלבי התהליך הבאים; לשמור על התנגדות מגע נמוכה בין פדי המתכת לבליטות; לשמש כמחסום דיפוזיה יעיל בין פדי המתכת לבליטות; ולשמש כשכבת זרעים לשקיעת בליטות הלחמה או בליטות זהב.

שכבת ה-UBM מושגת בדרך כלל על ידי הנחת שכבות מתכת מרובות על כל פני השטח של הוופלים. טכניקות המשמשות להנחת שכבות UBM כוללות אידוי, ציפוי אלקטרולס ושיקוע התזה. באריזה מתקדמת, הנחת וופלים היא קריטית הן מבחינה עלויות והן מבחינה טכנולוגית. בייצור וופלים, שיקוע מתכת מהווה יותר מ-50% מהעלות הכוללת. שלבי שיקוע המתכת הנפוצים ביותר בייצור וופלים הם שיקוע של מתכות מתחת לבליטה (UBM) ושיקוע הבליטות עצמן, אשר מושגים בדרך כלל באמצעות תהליך ציפוי אלקטרוליטי.

טכנולוגיית אלקטרוליטי יכולה להשיג פסיעות גבשושיות צרות מאוד ולשמור על תפוקות גבוהות. יתר על כן, לטכנולוגיה זו מגוון רחב של יישומים והיא יכולה לייצר גבשושיות בגדלים, פסעות וצורות גיאומטריות שונות. טכנולוגיית אלקטרוליטי נמצאת בשימוש הולך וגובר בייצור גבשושיות של ופלים והפכה לפתרון המעשי ביותר.

ראשית, שכבת ה-UBM מושלמת על גבי הוופל. לאחר מכן מונח דבק עבה ונחשף לאור, ויוצר תבנית לציפוי אלקטרוליטי של הלחמה. לאחר הציפוי, מוסר הפוטורזיסט ושכבת ה-UBM החשופה נחרטת. התהליך האחרון הוא הזרמה חוזרת ליצירת כדורי הלחמה. שלבי התהליך המפורטים לציפוי אלקטרוליטי ליצירת מיקרו-בליטות הם:

▲ אידוי/התזה של שכבת המתכת של שכבת המוליך הזרעים על גבי פרוסת הוואפל;
▲ מרחו שכבת פוטורזיסט על גבי פרוסת האבק באמצעות ציפוי ספין;
▲תבנית מערך חלונות אלקטרודות פוטוליוגרפיה;
▲ ציפוי גוף מתכת משובץ במיקרו דרך חורים קטנים בפוטורזיסט;
▲הסר פוטורזיסט;
▲חרו את השכבה המוליך החשופה של גביש הזרעים.
▲מרחו שכבה עבה של פוטורזיסט על שיבוץ המתכת;
▲חרוט בליטות Au;
▲ חרטו חלק מהדבק העבה כדי לחשוף את החלק הבולט של שיבוץ המתכת;
▲ציפוי אלקטרוליטי של בליטות זהב;
▲ יש למרוח שכבה דקה מאוד של אלומיניום או נחושת על גבי השיבוץ.

קופלרריות מתייחסת לעקביות גובהן של כל הבליטות בתוך הוופל, אשר מחייבת דרישות מחמירות בתהליך הדבקת שבב-פליפ. בהדבקת שבב-פליפ, שינויים בגובה הבליטות יכולים להוביל לפיזור כוח לא אחיד, פירוק שבב ופתיחות חשמליות. דרישה אופיינית לקופלרריות של בליטות היא שהפרש הגובה של הבליטות על פני כל השבב לא יכול להיות גדול מ-5 מיקרון.

ליתוגרפיה של סרט עבה

טכנולוגיות תהליכים ברמת פרוסות סיליקון כגון התפשטות פרוסות סיליקון עדינה (fine-pitch wafer bumping), חלוקה מחדש של משטחי עופרת ורכיבים פסיביים משולבים מספקות פתרונות נוחים עבור יישומים רבים. כיום, התקני IC ו-MEMS רבים יישמו טכנולוגיות אלו. באמצעות טכנולוגיות אלו, ניתן לארוז ולבדוק התקנים ברמת הפרוסות סיליקון, ולאחר מכן לבצע תהליכי חיתוך נוספים. בדרך כלל, טכנולוגיית אריזה מתקדמת כוללת תהליכי שכבה עבה של 5 עד 100 מיקרון, כגון ציפוי ספין דבק עבה, חשיפה אחידה של דבק עבה עם גליות גדולות על פני השטח, וקבלת דפנות צדדיות דבק עבות תלולות מאוד. מערכת חשיפה בשדה מלא בהגדלה שווה היא פתרון ציוד שיכול לענות על דרישה זו. התפוקה הגבוהה שלה ועלות היישור העצמי הנמוכה שלה הופכות אותה למערכת התחרותית ביותר עבור מכונות צעד בהקרנה בתחום ליתוגרפיית שכבה עבה.

Wafer-level packaging processes include metallization, photolithography, dielectric deposition and thick film photoresist spin coating, solder deposition and reflow soldering. The patterning process typically involves using several layers of metal to create the under-bump metallization (UBM) layer that serves as the base for the bumps. The conductivity of the connection between the bumps and the wafer must be very good, and the passivation layer and the metal layer under the bumps must have good adhesion. The standard process flow of photoresist patterning includes cleaning, glue coating, pre-baking, exposure, post-baking, development and film hardening. Each process step needs to define a set of parameters, which will affect subsequent processes. After the photoresist is patterned, the holes are filled with solder or gold through electroplating or evaporation. The next step is to remove the photoresist and perform a reflow process in an oven to convert the columnar bumps into spherical bumps.

סאקו מיקרו SLKOR מוצרים טרנזיסטורים PNP

ציפוי עבה של פוטורזיסט יישאר על השבב כמסכה לייצור מיקרו-תבניות של חיבורי הלחמה ממתכת. ניתן להתאים את ציפוי הפיזור מחדש לתבנית בליטות או כחיבור בין פדים היקפיים למערכי פדים מבוזרים-שטח העשויים מסרטי פוליסיליקון בעובי 5 עד 100 מיקרון בעלי תכונות חשמליות, כימיות, מכניות ותרמיות משתנות. בידוד עקבות שטח הפיזור מחדש דורש חומרים בעלי חוזק גבוה, יציבות תרמית גבוהה ומקדמי בידוד נמוכים. חומרים אלה פותחו בהצלחה. סוג אחד של חומר נקרא פוליאימיד (כגון סדרת PI שפותחה על ידי דופונט), וחומר הבידוד השני הוא ציקלוטן (BCB) של דאו כימיקלים בארצות הברית. PI ו-BCB נמצאים בשימוש נרחב באריזת בליטות של שבבים הפוכים ובתהליכי אריזה אחרים.

תבניות מיקרו-מאפיינים המשתמשות ברפידות פוטורזיסט עבות, בליטות ומבני שכבת מתכת מתחת לכדור יכולות לענות על צרכים שונים ב-WLP. למרות שחומרי מטליזציה נפוצים הם בדיל-עופרת, זהב ונחושת, ניתן להשתמש גם במספר חומרים אחרים. חומרים המשמשים ביישומים סטנדרטיים דורשים העברה גרפית ברזולוציה גבוהה ותכונות קילוף קלות. יישומים מעשיים רבים דורשים עובי פוטורזיסט העולה על 100 מיקרון. כדי להשיג עוביים כאלה, יצרנים מפתחים חומרי ציפוי מתאימים.

על מנת לענות על צרכים אלה, יצרנים פיתחו חומרים וציוד תהליך תואמים. חומרים רבים יכולים להשיג ציפויי פוטורזיסט "דקים" (כלומר, 2-10 מיקרון) על ציוד תהליכי מוליכים למחצה סטנדרטי. פוטורזיסטים AZP4330 (Anzhi Electronic Materials Group) ו-Shipley's 955 (Rohm & Haas Company/Shipley Company) משמשים להשגת עובי שכבת פוטורזיסט של 5 עד 100 מיקרון. ניתן להשיג ציפוי פוטורזיסט בעובי שכבה של 25 מיקרון באמצעות תהליך ציפוי רב שכבתי, אך זה יגדיל את זמן הייצור והעלות. AZ P4620 ו-SPR 220 יכולים להשיג עובי של 25 מיקרון בשכבה אחת. עבור ציפויים עבים יותר, בחירת החומרים והעוביים הופכת קטנה יותר. ישנם יתרונות עלות רבים בעת שימוש בשיקוע שכבה אחת כדי להשיג את ציפוי הפוטורזיסט הרצוי. לכן, יש צורך רב בפיתוח חומרי פוטורזיסט בעובי שכבה אחת של 50 מיקרון ומעלה. חומרים כמו JSR THB-611P ו-AZPLP100XT של קבוצת חומרים אלקטרוניים של Anzhi יכולים להשיג שכבה אחת של ציפוי פוטורזיסט בעובי של 60 מיקרון ומעלה. מחקרים אחרונים משתמשים בעיקר ב-AZ9260 כדי לייצר שכבה אחת של ציפוי פוטורזיסט בעובי 65 מיקרון ומשתמשים ב-AZ50XT כדי לייצר שכבה אחת של פוטורזיסט בעובי 100 מיקרון.

לתהליך הסרט העבה יש כמה דרישות מיוחדות מהמערכת. מערכת היישור חייבת להיות מסוגלת לזהות באופן אחיד את התבנית הגיאומטרית כסימן היישור על פני כל טווח עובי הדבק וגבהים ספציפיים של תבליט פני השטח של הוופל. מכיוון שמקור החשיפה משתמש באור מקביל לחשיפה מבלי להסתמך על מיקוד, ניתן להשיג זאת באמצעות מכונת ליתוגרפיה קרבה בשילוב עם עקרון חשיפת הצל. דרישות תהליך הפוטוליתוגרפיה עבור מכונות חשיפה ליישור מסכות קרבה כוללות: עוצמה גבוהה, אחידות גבוהה, אורך גל אור UV התואם את אורך הגל הרגיש של הפוטורזיסט, דיוק יישור תת-מיקרון, ופער מדויק, נשלט ועקבי בין המסכה לוופל במהלך תהליך החשיפה.

טכנולוגיית NanoAlign של EVG תוכננה עם דיוק ורזולוציית יישור גבוהים ביותר ועלות השימוש הנמוכה ביותר כדי להדגיש את היתרונות של טכנולוגיית חשיפה מלאה. נכון לעכשיו, כל מכונות החשיפה של החברה שלו יישמו טכנולוגיה זו. מטרותיה כוללות בקרת אנומליות אקטיבית ורזולוציית יישור דינמית מתחת ל-100 ננומטר. הציוד שלה כולל ציוד ציפוי דבק מיוחד ומכונות חשיפה למגע/קרבה שעברו שינוי מדגמים סטנדרטיים. מכונות החשיפה העדכניות ביותר מדגם EVG6200 Infinity בגודל 200 מ"מ ומדגם EVG IQ Aligner בגודל 300 מ"מ בעלות גמישות טובה וממשק ידידותי למשתמש, ויכולות לעמוד באופן מלא בייצור התעשייתי של פרוסות פרוסות בגודל φ200 מ"מ ו-φ300 מ"מ הדושות תהליכי דבק עבים.

דילול פרוסות

טכנולוגיית דילול שבבים היא קריטית בטכנולוגיית אריזת שבבים מוערמים מכיוון שהיא מפחיתה את גובה הרכבת המארז ומאפשרת לערום שבבים מבלי להגדיל את הגובה הכולל של מערכת השבבים המוערמת. כרטיסים חכמים ו-RFID הם יישומי השבב הבודד הדקים ביותר המהווים חלק חשוב מדרישות פרוסות דק. שבבים דקים יותר מגבירים את אמינות המחזור התרמי ותומכים במוצרים דקים. עם זאת, דקותו של השבב תלויה בקוטר הפרוסה ובתהליך ה-WLP. הסיבה לכך היא שפני השטח של הפרוסה הדקה נוטים להינזק, מה שגורם לסדקים זעירים ולשבירה של הפרוסה במהלך פעולות עוקבות. מכיוון ששחיקה של הצד האחורי של הפרוסה היא השלב הסופי בתהליך עיבוד הפרוסה, המידה שבה יש צורך לדלל את הפרוסה מוגבלת על ידי תהליך ה-WLP. לכן, אריזה ברמת הפרוסה נחשבת להרחבה של תהליך הפרוסה, ויש לקחת בחשבון את היקף שלבי תהליך האריזה בעת תכנון תהליך הפרוסה.

התאמה לקויה של מקדמי התפשטות תרמית בין הסיליקון למצע ההרכבה היא סיבה חשובה לכשל עייפות של כדורי הלחמה ארוזים בבדיקות מחזור תרמי ובשימוש בשטח. בנוסף, כשל זה קשור קשר הדוק גם לחוזק של כל רכיב. ככל שהשבב דק יותר, כך הוא יהיה גמיש יותר, ועמידות כדור ההלחמה לעייפות תשתפר. לכן, דילול פרוסת הוופל ובכך הפחתת עובי השבב היא גם אחד האמצעים החשובים לשיפור אמינות בליטות ההלחמה. דילול פרוסת הוופל לפני עיבוד אריזה ברמת פרוסת הוופל עלול לעוות בקלות או אפילו לשבור את הוופל, דבר שאינו רצוי. דילול פרוסת הוופל לאחר השלמת עיבוד אריזה ברמת פרוסת הוופל היא שיטה טובה יותר, אך קשה ליישם אותה. טכנולוגיות וציוד של דילול פרוסת וופל לייצור אריזות ברמת פרוסת הוופל נמצאים בפיתוח.

יתרונות של אריזה ברמת פרוסת ופל

אריזות ברמת פרוסה מבוססות על טכנולוגיית BGA ומהוות CSP משופר ומעודכן, המשקף במלואו את היתרונות הטכניים של BGA ו-CSP. יש לה יתרונות ייחודיים רבים:

① יעילות עיבוד האריזה גבוהה, והיא מיוצרת באמצעות תהליך ייצור המוני בצורת ופלים;

② יש לו את היתרונות של אריזת שבב-הפוך, כלומר, קל, דק, קצר וקטן;

③עלות מתקני ייצור אריזות ברמת פרוסות היא נמוכה, וניתן לנצל באופן מלא את ציוד הייצור ברמת פרוסות ללא צורך להשקיע בבניית קו ייצור נוסף של אריזות;

④ניתן לשקול את עיצוב השבב ועיצוב המארז של אריזות ברמת פרוסת פרוסה באופן אחיד ולבצע בו זמנית, מה שישפר את יעילות התכנון ויפחית את עלויות התכנון;

⑤ בכל תהליך האריזה ברמת פרוסת הוופל, החל מייצור השבבים והאריזה ועד למשלוח המוצר למשתמשים, החוליות הביניים מצטמצמות מאוד והמחזור מתקצר משמעותית, מה שיוביל בהכרח להפחתת עלויות;

⑥עלות האריזה ברמת הוופלים קשורה קשר הדוק למספר השבבים בכל ופל. ככל שיש יותר שבבים בוופלים, כך עלות האריזה ברמת הוופלים נמוכה יותר. אריזה ברמת הוופלים היא האריזה הקטנה ביותר בעלות נמוכה. טכנולוגיית האריזה ברמת הוופלים היא טכנולוגיית אריזה של שבבים לייצור המוני אמיתי.

היתרון של WLP הוא שמדובר בטכנולוגיית אריזה בקנה מידה שבב (CSP) המתאימה למעגלים משולבים קטנים יותר. הודות לשימוש באריזה מקבילית וטכנולוגיית בדיקה אלקטרונית ברמת הוופלים, ניתן להפחית משמעותית את שטח השבב תוך הגדלת התפוקה. מכיוון שפעולות מקבילות משמשות לחיבורי שבב ברמת הוופלים, ניתן להפחית משמעותית את עלות כל קלט/פלט. בנוסף, אימוץ הליכי בדיקה פשוטים ברמת הוופלים יפחית עוד יותר את העלויות. ניתן להשתמש באריזה ברמת הוופלים לאריזה ובדיקת שבבים ברמת הוופלים.

מגמות פיתוח של טכנולוגיית אריזה ברמת פרוסה

טכנולוגיית אריזה ברמת פרוסות נחושת חייבת לשאוף להפחית עלויות, לשפר באופן מתמיד את רמות האמינות ולהרחיב את יישומה במעגלים משולבים גדולים. מבחינת טכנולוגיית כדורי הלחמה, יפותחו טכנולוגיית כדורי הלחמה נטולי Pb וטכנולוגיית כדורי הלחמה בעלי Pb גבוה. עם ההתרחבות המתמשכת של גודל פרוסות ה-IC וההתקדמות בטכנולוגיית התהליך, יצרני מעגלים משולבים יחקרו ויפתחו דור חדש של טכנולוגיית אריזה ברמת פרוסות נחושת. דור טכנולוגיה זה יכול לא רק לענות על הצרכים של פרוסות נחושת בגודל φ300 מ"מ, אלא גם להסתגל לדרישות האחרונות של טכנולוגיית חיווט נחושת וטכנולוגיית דיאלקטרי בין-שכבתית בעלת קבוע דיאלקטרי נמוך. בנוסף, ישנה גם דרישה לשפר את יכולת האריזה ברמת פרוסות נחושת להתמודד עם זרם ולעמוד בטמפרטורה. טכנולוגיית WLBI (בדיקת והזדקנות ברמת פרוסות נחושת) היא גם נושא חשוב שיש לחקור. טכנולוגיית WLBI היא ביצוע בדיקות חשמליות והזדקנות ישירות על פרוסות IC, דבר בעל משמעות רבה לפישוט זרימת התהליך ולהפחתת עלויות הייצור של אריזה ברמת פרוסות נחושת.

סאקו מיקרו SLKOR מוצרים דיודות שוטקי

סיכום

טכנולוגיית אריזה ברמת פרוסה (wafer level packaging) היא טכנולוגיית אריזה המונית בעלות נמוכה לייצור המוני של שבבים. אריזה ברמת פרוסה זהה בגודל של שבב והיא המכשיר הקטן ביותר להרכבה משטחית מיקרוסקופית. בשל שורה של יתרונות של אריזה ברמת פרוסה, טכנולוגיית אריזה ברמת פרוסה מתפתחת במרץ עקב הדרישה למזעור ולעלות נמוכה של מכשירים אלקטרוניים מודרניים. כיום, טכנולוגיית אריזה ברמת פרוסה מתאימה בדרך כלל לשבבים קטנים עם מספר קלט/פלט נמוך. התעשייה צריכה גם לפתח טכנולוגיות חדשות כדי להפחית את עלויות הייצור ולפתח אריזה ברמת פרוסה של שבבים גדולים ואריזות ברמת פרוסה בעלות מערך כדורי הלחמה עדין.

בבחירת סוג מארז עבור מכשירים אלקטרוניים מודרניים, חשוב לעמוד בדרישות התכנון תוך מזעור העלות. הרמה הנוכחית של אריזות ברמת פרוסת הוופל היא רק סוג אריזה חלופי. עדיין יש הרבה עבודה לעשות כדי להפוך את טכנולוגיית האריזות ברמת פרוסת הוופל לטכנולוגיית ייצור מרכזית עבור מוצרים בנפח גדול ובמגוון רחב בעתיד. שילוב של תכנון שבבי מוליכים למחצה ומארזי WLP ללא ספק יביא יתרונות לפריסת התקני WLP וישפר את ביצועי ההתקן. ב-WLP, מכיוון ששלבי האריזה של כל ההתקנים על הוופל מבוצעים בו זמנית, עיבוד אצווה יכול להפחית את עלויות האריזה. (מאמר זה לקוח מתוך "ציוד מיוחד לתעשיית האלקטרוניקה")

קובץ מצורף: ההבדל בין Fan-in ו-Fan-out

מנקודת מבט של מאפיינים טכניים, אריזות ברמת פרוסת מעגלים מודפסת (WLP) מחולקות בעיקר לשני סוגים: Fan-in ו-Fan-out. אריזות WLP מסורתיות מאמצות בעיקר את סוג Fan-in ומשמשות במעגלים משולבים (ICs) בעלי מספר פינים נמוך. עם זאת, ככל שמספר פיני פלט האות של המעגלים המשולבים (ICs) עולה, הדרישות לפסיעה הכדורית (Ball Pitch) הופכות מחמירות יותר. בנוסף, בניית לוח המעגלים המודפסים (PCB) דורשת התאמת גודל האריזה שלאחר ה-IC ומיקום פיני פלט האות. לכן, נוצרו סוגי אריזות WLP חדשים שונים, כגון מפוזר (Fan-out) ו-Fan-in בתוספת Fan-out. תהליך הייצור אף מתנתק מקונספט אריזת WLP המסורתי.

לדברי ג'ואו שיאויאנג, נשיא אמקור סין: גודל השבב באמצעות אריזת Fan-in זהה לגודל המוצר במישור הדו-ממדי, ולשבב יש מספיק שטח כדי להכניס את כל ממשקי ה-I/O. כאשר גודל השבב אינו מספיק כדי להכיל את כל ממשקי ה-I/O, נדרש Fan-out. כמובן, Fan-out כללי מוסיף גם רכיבים אקטיביים ו/או פסיביים כדי ליצור SIP תוך הרחבת השטח.

בואו נדבר קודם על סוג המאוורר.

על פי דו"ח של חברת Mammes Consulting, טכנולוגיית אריזת Fan-in יושמה בהצלחה וצמחה בהתמדה במשך יותר מעשר שנים. היא נותרה אטרקטיבית כיום הודות לשילוב הטבוע בה וחסר תקדים של גודל אריזה קטן ביותר ועלות נמוכה. הודות ליתרונות אלה, היא חדרה בהדרגה לשוק מכשירי הנייד והטאבלטים המונעים על ידי גודל, ועדיין שומרת על חיוניות חזקה בתחומי מכשירים אלה. ההערכה היא שיותר מ-90% מטכנולוגיית אריזת fan-in משמשת כיום בתחום הטלפונים הניידים. אם מדברים על יישום טכנולוגיית אריזת fan-in, יותר מ-30% מכלל המכשירים הארוזים בסמארטפונים מתקדמים משתמשים כיום באריזת fan-in. לכן, טכנולוגיית אריזת fan-in עדיין נמצאת בתקופת הזהב שלה בתחום הטלפונים הניידים.

למרות שקצב הצמיחה של טכנולוגיית אריזות המחברת (fan-in packages) היה יציב עד כה, שינויים בשוק המוליכים למחצה העולמי וגידול אי הוודאות ביישומים עתידיים ישפיעו באופן בלתי נמנע על סיכויי העתיד של טכנולוגיית אריזות המחברת. ככל שצמיחת משלוחי הסמארטפונים ירדה מ-35% בשנת 2013 ל-8% בשנת 2016, ומספר זה צפוי לרדת עוד יותר ל-6% עד 2020, יישום טכנולוגיית אריזות המחברת, בהובלת שוק הסמארטפונים, הולך וגובר רווי. למרות שהצמיחה הגבוהה הצפויה אינה אופטימית, הסמארטפונים עדיין מהווים את הכוח המניע העיקרי לפיתוח תעשיית המוליכים למחצה, ומשלוחי הסמארטפונים צפויים להגיע ל-2 מיליארד יחידות בשנת 2020.

נכון לעכשיו, המכשירים העיקריים המאווררים ב-Fan-in הם רכיבים משולבים של WiFi/BT (רשת אלחוטית, בלוטות'), משדרים-מקלטים, PMIC (מעגלים משולבים לניהול צריכת חשמל) וממירי DC/DC (המהווים כ-50% מהסך הכל), כמו גם מגוון מכשירי דיגיטליים, אנלוגיים ואותות מעורבים, כולל MEMS וחיישני תמונה. האתגר הגדול ביותר שעומד בפני טכנולוגיית אריזות Fan-in בעתיד עשוי להיות שילוב פונקציות המכשיר באריזה ברמת המערכת. האיור שלהלן מציג את השפעת הצמיחה של אריזות ברמת המערכת על משלוחי אריזות Fan-in. קצב הצמיחה השנתי הממוצע הכולל שלה ירד מ-9% ל-6%. דוח זה מספק ניתוח מפורט של הצמיחה של מערכת-ב-אריזה והשפעתה על אריזות Fan-in.

באשר לשוק המארזים המופעלים על ידי חברות (fan-in), נתונים סטטיסטיים משנת 2015 מראים כי מיקור חוץ של אריזות ובדיקות של מוליכים למחצה תופס נתח שוק משמעותי, כולל יצרן IDM (TI, Texas Instruments) ומפעל יציקה (TSMC, TSMC). STATS ChipPAC הראתה קפיצת מדרגה חזקה לאחר שנרכשה על ידי JCET. בצד התכנון, Qualcomm וברודקום מהוות 50% מכלל שוק האריזות המופעלות על ידי חברות (fan-in).

בכל הנוגע לטכנולוגיית אריזה, בשנים האחרונות השוק התמקד בעיקר בפיתוח טכנולוגיית אריזה ברמת פרוסות סיבוביות (fan-out wafer). עם זאת, אריזה ברמת סיבובית (fan-in package) גילפה לעצמה נתיב פיתוח ומפת דרכים משלה. בנוסף להתרחבות נוספת, היא עדיין יכולה להביא סוגים אחרים של טכנולוגיות חדשניות, כגון הגנה על עובש בעלת שישה צדדים. דוח זה מספק ניתוח מפורט של שתי מפות דרכים לטכנולוגיית אריזה ברמת סיבובית (fan-in package): אחת לייצור בנפח גבוה (HVM) והשנייה למוכנות לייצור. מפת המסלול כוללת מוני קלט/פלט, ציר/חיבור (L/S), גביע בליטות (bump pitch), עובי האריזה, מידות וכו'. בנוסף, דוח זה מנתח גם את טכנולוגיית אריזה ברמת סיבובית (fan-in package) מנקודת מבט של ניצול צמתי טכנולוגיית IC והרחבה נוספת של התקני IC ברמת סיבובית (front-end). למרות שנתיב הייצור של HVM בטכנולוגיית אריזה ברמת סיבובית (fan-out) מתרחב לאט יותר מזה של טכנולוגיית אריזה ברמת סיבובית (fan-out), לטכנולוגיית אריזה ברמת סיבובית יש את היכולת לעמוד בתנאי ההתרחבות של רוב מערכות האריזה ברמת סיבובית ויש לה נתיב פיתוח מוכן לייצור הזמין בקלות.

הבא, בואו נדבר על סוג המאוורר.

אריזת Fan-out מאמץ את שיטת משיכת החוטים, שהיא יחסית זולה; תהליך Fan-out WLP מאפשר הטמנת מגוון שבבים שונים כמו תהליך WLP, דבר השקול להפחתת שכבת אריזה אחת. אם ממוקמים שבבים מרובים, הדבר שקול לביטול אריזות רב-שכבתיות, מה שעוזר להפחית את עלויות הלקוח. הגורם היחיד שמשפיע על עלות ה-IC כרגע הוא גודל השבב.

מאז 2013, מפעלי אריזה ובדיקות גדולים ברחבי העולם מרחיבים באופן פעיל את כושר הייצור של FOWLP, בעיקר כדי לעמוד בדרישות העלות המחמירות של שוק הסמארטפונים במחירים בינוניים עד נמוכים. מכיוון ש-FOWLP אינו דורש שימוש בחומרי קרטון נשא, הוא יכול לחסוך כמעט 30% מעלויות האריזה, ועובי האריזה גם דק יותר, מה שמסייע בשיפור התחרותיות של מוצרי יצרני השבבים.

דו"ח של חברת Memes Consulting מראה כי שנת 2016 היא נקודת מפנה בשוק אריזות ה-fan-out. הצטרפותן של אפל ו-TSMC שינתה את סטטוס היישום של טכנולוגיה זו ועשויה לגרום לשוק להתחיל בהדרגה לקבל את טכנולוגיית אריזות ה-fan-out. שוק אריזות ה-fan-out יחולק לשני סוגים:

- שוק ה"ליבה" של אריזות ברמת פאנלים (fan-out packaging), כולל יישומים בעלי שבב יחיד כגון פס בסיס, ניהול צריכת חשמל ומקלטי RF. שוק זה הוא אזור היישום העיקרי עבור פתרונות אריזות ברמת פרוסות פאנלים (wafer level) ברמת פאנלים (fan-out) וישמור על מגמת צמיחה יציבה.

- שוק "הצפיפות הגבוהה" של אריזות פאן-אאוט החל עם APE של אפל, הכולל מעבדים, זיכרונות ויישומים אחרים עם נפחי נתוני קלט ופלט גדולים יותר. שוק זה מאופיין באי ודאות רבה יותר והוא דורש פתרונות משולבים חדשים ופתרונות אריזות פאן-אאוט בעלי ביצועים גבוהים. עם זאת, לשוק זה פוטנציאל שוק גדול.

מכיוון שלטכנולוגיית אריזות fan-out יש פוטנציאל עצום עבור שווקים "צפיפות גבוהה" ושווקים "ליבה" עם צמיחה יציבה, שרשרת האספקה ​​בתחום זה צפויה להשקיע רבות ביכולות אריזות fan-out. חלק מהיצרנים כבר מסוגלים להציע אריזות ברמת wafer fan-out, אך רבים אחרים עדיין נמצאים בשלב הפיתוח של פלטפורמות אריזות fan-out על מנת להיכנס לשוק אריזות fan-out ולהרחיב את תיקי המוצרים שלהם.

In addition to TSMC, STATS ChipPAC (Singapore STATS ChipPAC) will use the support of JCET (Jiangsu Changdian Technology) to further invest in the development of fan-out packaging technology (in early 2015, Jiangsu Changdian Technology acquired Singapore STATS ChipPAC for US$780 million); ASE (ASE Group) has established an in-depth cooperative relationship with Deca Technologies (In May 2016, Deca Technologies Technologies received a US$60 million investment from ASE Group, and ASE Group obtained Deca Technologies' M series fan-out wafer-level packaging technology and process authorization); Amkor (Ankor Technology), SPIL (Silicon Products Technology) and Powertech (Powertech) are aiming at future mass production and are in the development stage of fan-out packaging technology. Samsung appears to be lagging behind as it decides how to compete.

מבחינת קיבולת שוק, אריזות פאן-אאוט שומרת על קצב צמיחה שנתי מצטבר של 56%, אשר יביא סיכויים רחבים ליצרני אריזות ובדיקות בעתיד.

אבל טכנולוגיה חדשה זו עדיין תעמוד בפני אתגרים גדולים בעתיד. ג'ואו שיאויאנג, נשיא אמקור סין, אמר כי לטכנולוגיית Fan-out תהיה ביקוש רב בתחומי יישומים קטנים, דקים ומהירים יותר. העלות הנוכחית של Fan-out גבוהה יחסית ודורשת אופטימיזציה טכנית נוספת. בנוסף לטכנולוגיה מבוססת פרוסות סיליקון, יצרנים רבים משתמשים גם בטכנולוגיה מבוססת פאנלים.

נכון לעכשיו, TSMC היא גם אחת המקדמות העיקריות של טכנולוגיית Fan-out, בעוד של-Amkor ולחברות אריזה ובדיקה גדולות אחרות יש גם צורות שונות של טכנולוגיות Fan-out ייחודיות. באופן יחסי, טכנולוגיית Fan-out הנוכחית אינה בוגרת במיוחד, ויש לשפר עוד יותר את התפוקה והאמינות שלה.

הערה: מאמר זה נלקח מהאינטרנט ותומך בהגנה על זכויות קניין רוחני. אנא ציינו את המקור המקורי ואת המחבר בעת הדפסה חוזרת. במקרה של הפרה כלשהי, אנא צרו עמנו קשר כדי למחוק אותה.

מספר טלפון של החברה: 86-0755-83044319+
פקס/פקס: 86-0755-83975897+
דוא"ל: 1615456225@qq.com
QQ: 3518641314 מנהל לי

QQ: 332496225 מנהל Qiu

כתובת: חדר 809, בניין C, בניין הטכנולוגיה ז'אנטאו, שדרת מינגז'י מס' 1079, רובע לונגהואה החדש, שנזן