به طور سنتی، اتصال الکتریکی بین تراشه IC و محیط بیرونی با استفاده از سیم‌های فلزی برای اتصال ورودی/خروجی روی تراشه به حامل بسته از طریق اتصال و از طریق پین‌های بسته‌بندی حاصل می‌شود. با کوچک شدن اندازه تراشه‌های IC و افزایش مقیاس ادغام، فاصله ورودی/خروجی‌ها همچنان کاهش و تعداد آنها همچنان افزایش می‌یابد. هنگامی که فاصله ورودی/خروجی به کمتر از 70 میکرومتر کاهش می‌یابد، فناوری اتصال سیم دیگر قابل استفاده نیست و باید رویکردهای فنی جدیدی جستجو شود. فناوری بسته‌بندی در سطح ویفر از فرآیندهای توزیع مجدد فیلم نازک استفاده می‌کند تا ورودی/خروجی بتواند به جای محدود شدن به ناحیه محیطی تراشه IC باریک، در کل سطح تراشه IC توزیع شود و در نتیجه مشکل اتصال الکتریکی تراشه‌های ورودی/خروجی با چگالی بالا و گام ریز را حل کند.

در میان بسیاری از فناوری‌های جدید بسته‌بندی، فناوری بسته‌بندی سطح ویفر نوآورانه‌ترین است و بیشترین توجه را از جهان به خود جلب می‌کند. این فناوری نمادی از پیشرفت‌های انقلابی در فناوری بسته‌بندی است. فناوری بسته‌بندی سطح ویفر از ویفرها به عنوان شیء پردازش استفاده می‌کند. تراشه‌های متعددی بسته‌بندی، پیرسازی، آزمایش و در نهایت به دستگاه‌های جداگانه روی ویفر برش داده می‌شوند. این فناوری اندازه بسته را به اندازه یک تراشه IC کاهش می‌دهد و هزینه‌های تولید را به میزان قابل توجهی کاهش می‌دهد. مزایای فناوری بسته‌بندی سطح ویفر باعث شده است که به محض ظهور، توجه زیادی را به خود جلب کند و به سرعت توسعه عظیم و کاربرد گسترده‌ای پیدا کند. در محصولات قابل حمل مانند تلفن‌های همراه، EPROM بسته‌بندی شده در سطح ویفر، IPD (دستگاه‌های غیرفعال یکپارچه)، تراشه‌های آنالوگ و سایر دستگاه‌ها به طور گسترده مورد استفاده قرار گرفته‌اند. تعداد دسته‌های دستگاهی که از بسته‌بندی سطح ویفر استفاده می‌کنند در حال افزایش است و فناوری بسته‌بندی سطح ویفر یک فناوری جدید با سرعت در حال توسعه است.

به منظور بهبود کاربرد بسته‌بندی در سطح ویفر و گسترش دامنه کاربرد آن، افراد در حال تحقیق و توسعه فناوری‌های جدید مختلف هستند و در عین حال مشکلاتی را که در طول فرآیند صنعتی شدن ایجاد می‌شوند، حل می‌کنند و تحقیقاتی در مورد وضعیت فعلی، کاربرد و توسعه فناوری بسته‌بندی در سطح ویفر انجام می‌دهند.

بسته‌بندی در سطح ویفر

جوانه‌زنی اولیه WLP با تولید قطعات ورودی/خروجی کم‌سرعت (low-I/O) و ترانزیستورهای کم‌سرعت برای تلفن‌های همراه، مانند حسگرهای غیرفعال روی تراشه و آی‌سی‌های انتقال قدرت، انجام شد. در حال حاضر، WLP در مرحله توسعه است. با توجه به کاربردهایی مانند بلوتوث، قطعات GPS (سیستم موقعیت‌یابی جهانی) و کارت‌های صدا، تقاضا به تدریج در حال افزایش است. انتظار می‌رود وقتی به مرحله تولید تلفن همراه 3G برسیم، انواع برنامه‌های جدید محتوای تلفن همراه، از جمله تیونر تلویزیون، فرستنده‌های FM و حافظه‌های پشته‌ای، به یکی دیگر از محرک‌های رشد WLP تبدیل شوند. با شروع تدریجی پیاده‌سازی WLP توسط تولیدکنندگان دستگاه‌های ذخیره‌سازی، این امر منجر به تغییرات الگو در کل صنعت خواهد شد.

در حال حاضر، فناوری بسته‌بندی سطح ویفر به طور گسترده در زمینه‌هایی مانند حافظه فلش، EEPROM، DRAM پرسرعت، SRAM، درایورهای LCD، دستگاه‌های فرکانس رادیویی، دستگاه‌های منطقی، دستگاه‌های مدیریت توان/باتری و دستگاه‌های آنالوگ (تنظیم‌کننده‌های ولتاژ، حسگرهای دما، کنترل‌کننده‌ها، تقویت‌کننده‌های عملیاتی، تقویت‌کننده‌های توان) مورد استفاده قرار گرفته است. بسته‌بندی سطح ویفر عمدتاً از دو فناوری اساسی استفاده می‌کند: فناوری توزیع مجدد فیلم و تشکیل برآمدگی. مورد اول برای تبدیل نواحی لحیم توزیع‌شده در امتداد حاشیه تراشه به نواحی لحیم برآمدگی توزیع‌شده در یک آرایه مسطح روی سطح تراشه استفاده می‌شود. مورد دوم برای ایجاد برآمدگی‌هایی روی ناحیه پد برآمدگی برای تشکیل یک آرایه توپ لحیم استفاده می‌شود.

توزیع مجدد لایه نازک WL-CSP

توزیع مجدد غشایی WL-CSP امروزه رایج‌ترین فرآیند مورد استفاده است. به دلیل هزینه پایین، برای الزامات استانداردهای قابلیت اطمینان کاربرد در سطح برد محصولات قابل حمل با حجم بالا بسیار مناسب است. مانند سایر WLPها، ویفرهای توزیع مجدد لایه نازک WL-CSP هنوز با استفاده از فرآیندهای ویفر معمولی تولید می‌شوند. قبل از ارسال ویفرها به تأمین‌کننده WLP، ویفرها برای طبقه‌بندی مدارها و ترسیم نمودارهای ویفر مدارهای واجد شرایط آزمایش می‌شوند. قبل از توزیع مجدد ویفرها، طرح دستگاه باید ارزیابی شود تا تأیید شود که آیا ویفر برای توزیع مجدد توپ لحیم مناسب است یا خیر.

یک فرآیند توزیع مجدد معمول، برآمدگی‌های لحیم نهایی در یک طرح آرایه منطقه‌ای قرار دارند. در این فرآیند، از BCB به عنوان لایه دی‌الکتریک توزیع مجدد، از Cu به عنوان فلز اتصال توزیع مجدد، از پاشش برای رسوب لایه فلزی پایین برآمدگی (UBM) و از چاپ سیلک برای رسوب خمیر لحیم و جریان مجدد استفاده می‌شود. فرآیند لایه فلزی پایین برای کاهش واکنش‌های شیمیایی بین فلزی و بهبود قابلیت اطمینان اتصال بسیار حیاتی است. 

فرآیند توزیع مجدد، چیدمان مجدد پدهای ورودی/خروجی روی سطح دستگاه است. شکل 3 وضعیت توزیع مجدد را روی حافظه فلش متصل نشان می‌دهد. همانطور که از شکل مشخص است، پدهای اصلی در چهار طرف تراشه حافظه فلش به آرایه‌ای از برآمدگی‌ها تبدیل می‌شوند. در این مثال، از دو لایه دی‌الکتریک روی سطح دستگاه استفاده می‌شود که یک لایه فلزی‌سازی توزیع مجدد در بین آنها قرار گرفته تا توزیع ورودی/خروجی را تغییر دهد. پس از این فرآیند، برآمدگی‌های توپ لحیم آبکاری می‌شوند و تراشه به یک محصول WLP تبدیل می‌شود.

عیب توزیع مجدد طراحی پد اتصال سیمی به پدهای آرایه توپی لحیم این است که بعید است محصول WLP حاصل از نظر طراحی دستگاه، ساخت یا هزینه تولید بهینه باشد. با این حال، هنگامی که از نظر فنی امکان‌پذیر بودن آن اثبات شود، می‌توان مدار را دوباره طراحی کرد تا توزیع مجدد خارجی حذف شود. این وضعیت به یک اجماع تبدیل شده است. برای این منظور، یک روش تعیین دو فازی به طور خاص تعریف شده است. تغییرات نسل بعدی ممکن است ادغام لایه‌های توزیع مجدد در آخرین لایه فلزی تراشه یا طراحی جدید کوتاه‌ترین خطوط سیگنال برای بهبود عملکرد باشد.

ساکو میکرو SLKOR تراشه تنظیم کننده ولتاژ خطی محصول SL78L05

طراحی مجدد ممکن است نیاز به افزودن ابزارهای نرم‌افزاری جدید داشته باشد. ساخت خطوط سیگنال، برق و زمین بازطراحی‌شده بسیار ارزان است زیرا مراحل توزیع مجدد اضافی و فرآیندهای مرتبط را حذف می‌کنند. پلیمرها برای مسطح‌سازی ویفر سیلیکونی، فراهم کردن محافظت لازم از تراشه و به عنوان پوشش‌های سطحی استاندارد استفاده می‌شوند. برای WLP توزیع مجدد لایه نازک، رویکرد WLP پلیمری تک لایه، طراحی مقرون‌به‌صرفه‌تری است.

ساخت میکروبرجستگی‌های سطح ویفر

از زمان پیدایش آن در ۵۰ سال پیش، اتصال سیمی به عنوان یک فناوری اتصال متقابل همه‌کاره و قابل اعتماد در نظر گرفته شده است. با این حال، با توسعه سریع ارتباطات سیار، سیستم‌های دسترسی بی‌سیم تجارت الکترونیک اینترنتی، سیستم‌های بلوتوث و فناوری سیستم موقعیت‌یابی چتری (GPS)، تلفن‌های همراه به قوی‌ترین و سریع‌ترین محرک رشد حافظه‌های با چگالی بالا تبدیل شده‌اند. آن‌ها جایگزین رایانه‌های شخصی به عنوان محرک فناوری حافظه‌های با چگالی بالا می‌شوند. تقاضا برای هزینه کمتر، فاکتور فرم کوچکتر، عملکرد دستگاه با سرعت بالاتر، عمر باتری طولانی‌تر، اتلاف حرارت بهتر، فرآیندهای "سبز" و قابلیت اطمینان بالاتر دستگاه، طراحان را بر آن داشته است تا توجه خود را به فناوری اتصال متقابل ضربه‌ای فلیپ-چیپ معطوف کنند تا جایگزین فناوری اتصال متقابل سیمی سنتی شود.

نیروی محرکه فنی کلیدی برای توسعه فناوری بامپ سرب-قلع از کاهش مداوم اندازه دستگاه ناشی می‌شود. تحت استاندارد فناوری ۱۳۰ نانومتری، حدود ۳۰٪ از تراشه‌های منطقی به فناوری بامپ نیاز دارند. با این حال، تحت استاندارد فناوری ۹۰ نانومتری، این رقم به ۶۰٪ افزایش یافت. هنگامی که تولید انبوه دستگاه‌های ۶۵ نانومتری توسعه یافت، تقاضا برای فناوری بامپ طلا به بیش از ۸۰٪ افزایش یافت.

WLP مبتنی بر فناوری BGA است و یک CSP بهبود یافته و ارتقا یافته است. برخی افراد WLP را بسته‌بندی اندازه تراشه در سطح ویفر (WLP-CSP) نیز می‌نامند. این نه تنها مزایای فنی BGA و CSP را به طور کامل منعکس می‌کند، بلکه یک پیشرفت انقلابی در فناوری بسته‌بندی نیز محسوب می‌شود. فناوری بسته‌بندی در سطح ویفر، فناوری تولید فرآیند تولید انبوه را اتخاذ می‌کند که می‌تواند اندازه بسته‌بندی را به اندازه تراشه‌های IC کاهش دهد، هزینه‌های تولید را به طور قابل توجهی کاهش دهد و بسته‌بندی و تولید تراشه را ادغام کند که این امر جدایی صنایع تولید تراشه و بسته‌بندی تراشه را به طور کامل تغییر خواهد داد. دقیقاً به این دلیل که فناوری بسته‌بندی در سطح ویفر از اهمیت بالایی برخوردار است، از زمان ظهور خود توجه زیادی را به خود جلب کرده و به سرعت توسعه فوق‌العاده و کاربرد گسترده‌ای پیدا کرده است.

فلزکاری زیر برآمدگی (UBM)

در اتصال داخلی تراشه‌های فلیپ، لایه UBM لایه رابط حیاتی بین پدهای فلزی و برآمدگی‌های طلا یا لحیم روی IC است. این لایه یکی از عناصر کلیدی فناوری بسته‌بندی تراشه فلیپ است و اتصالات الکتریکی و مکانیکی با قابلیت اطمینان بالا را هم برای جنبه‌های مدار و هم برای برآمدگی‌های لحیم تراشه فراهم می‌کند. لایه UBM بین برآمدگی‌ها و پدهای ورودی/خروجی باید چسبندگی کافی به پدهای فلزی و لایه‌های غیرفعال‌سازی ویفر داشته باشد؛ از پدهای فلزی در مراحل بعدی فرآیند محافظت کند؛ مقاومت تماسی پایینی بین پدهای فلزی و برآمدگی‌ها حفظ کند؛ به عنوان یک مانع انتشار موثر بین پدهای فلزی و برآمدگی‌ها عمل کند؛ و به عنوان یک لایه اولیه برای رسوب برآمدگی لحیم یا برآمدگی طلا عمل کند.

لایه UBM معمولاً با رسوب چندین لایه فلز روی کل سطح ویفر حاصل می‌شود. تکنیک‌های مورد استفاده برای رسوب لایه‌های UBM شامل تبخیر، آبکاری بدون الکترولیز و رسوب‌دهی اسپاتر است. در بسته‌بندی پیشرفته، برآمدگی ویفر هم از نظر هزینه و هم از نظر فناوری بسیار مهم است. در تولید برآمدگی ویفر، رسوب فلز بیش از 50٪ از کل هزینه را تشکیل می‌دهد. رایج‌ترین مراحل رسوب‌گذاری فلز در تولید برآمدگی ویفر، رسوب فلزکاری زیر برآمدگی (UBM) و رسوب خود برآمدگی‌ها است که عموماً از طریق فرآیند آبکاری الکتریکی حاصل می‌شوند.

فناوری آبکاری الکتریکی می‌تواند به گام‌های بسیار باریک دست یابد و بازده بالایی را حفظ کند. علاوه بر این، این فناوری طیف وسیعی از کاربردها را دارد و می‌تواند برآمدگی‌هایی با اندازه‌ها، گام‌ها و اشکال هندسی مختلف تولید کند. فناوری آبکاری الکتریکی به طور فزاینده‌ای در تولید برآمدگی ویفر مورد استفاده قرار گرفته و به عملی‌ترین راه‌حل تبدیل شده است.

ابتدا، لایه UBM روی ویفر تکمیل می‌شود. سپس چسب ضخیمی روی آن قرار می‌گیرد و در معرض نور قرار می‌گیرد و الگویی برای لحیم‌کاری الکتریکی تشکیل می‌دهد. پس از آبکاری، ماده مقاوم در برابر نور برداشته می‌شود و لایه UBM که در معرض نور قرار گرفته است، حکاکی می‌شود. آخرین فرآیند، جریان مجدد برای تشکیل توپ‌های لحیم است. مراحل دقیق فرآیند آبکاری الکتریکی برای ایجاد ریزبرجستگی‌ها عبارتند از:

▲ لایه فلزی لایه رسانای بذر روی ویفر را تبخیر/پراکنده کنید.
▲ یک لایه از ماده مقاوم در برابر نور را روی ویفر به روش چرخشی پوشش دهید.
▲الگوی آرایه پنجره الکترود فوتولیتوگرافی؛
▲ آبکاری بدنه فلزی میکرو تعبیه شده از طریق سوراخ های کوچک در فوتورزیست؛
▲ حذف فتورزیست؛
▲لایه رسانای در معرض کریستال بذر را حکاکی کنید.
▲ یک لایه ضخیم از ماده مقاوم در برابر نور را روی لایه فلزی بپوشانید.
▲حکاکی برجستگی‌های طلا؛
▲ بخشی از چسب ضخیم را جدا کنید تا قسمت بیرون زده از منبت فلزی نمایان شود.
▲برجستگی‌های آبکاری طلا؛
▲ یک لایه بسیار نازک از طلا یا مس را روی لایه زیرین قرار دهید.

هم‌سطحی به سازگاری ارتفاع تمام برآمدگی‌ها در داخل ویفر اشاره دارد که الزامات سختگیرانه‌ای در فرآیند اتصال فلیپ-چیپ دارد. در اتصال فلیپ-چیپ، تغییرات ارتفاع برآمدگی می‌تواند منجر به توزیع ناهموار نیرو، تکه‌تکه شدن تراشه و باز شدن‌های الکتریکی شود. یک الزام معمول برای هم‌سطحی برآمدگی این است که اختلاف ارتفاع برآمدگی‌ها در کل تراشه نمی‌تواند بیشتر از 5 میکرومتر باشد.

لیتوگرافی لایه ضخیم

فناوری‌های فرآیند سطح ویفر مانند ضربه زدن ویفر با گام ریز، توزیع مجدد پد سربی و اجزای غیرفعال یکپارچه، راه‌حل‌های مناسبی را برای بسیاری از کاربردها ارائه می‌دهند. در حال حاضر، بسیاری از دستگاه‌های IC و MEMS از این فناوری‌ها استفاده کرده‌اند. با استفاده از این فناوری‌ها، دستگاه‌ها می‌توانند در سطح ویفر بسته‌بندی و آزمایش شوند و به دنبال آن فرآیندهای برش بعدی انجام شود. معمولاً فناوری پیشرفته بسته‌بندی شامل فرآیندهای فیلم ضخیم ۵ تا ۱۰۰ میکرومتر، مانند پوشش چرخشی چسب ضخیم، نوردهی یکنواخت چسب ضخیم با موج‌های بزرگ روی سطح و به دست آوردن دیواره‌های جانبی چسب ضخیم بسیار شیب‌دار است. سیستم نوردهی تمام میدان با بزرگنمایی برابر، یک راه‌حل تجهیزاتی است که می‌تواند این تقاضا را برآورده کند. خروجی بالا و هزینه خودتنظیمی پایین آن، آن را به رقابتی‌ترین سیستم برای استپرهای تصویر در زمینه لیتوگرافی فیلم ضخیم تبدیل می‌کند.

فرآیندهای بسته‌بندی در سطح ویفر شامل فلزکاری، لیتوگرافی نوری، رسوب دی‌الکتریک و پوشش چرخشی فتورزیست فیلم ضخیم، رسوب لحیم و لحیم‌کاری جریانی مجدد است. فرآیند الگوسازی معمولاً شامل استفاده از چندین لایه فلز برای ایجاد لایه متالیزاسیون زیر برجستگی (UBM) است که به عنوان پایه برجستگی‌ها عمل می‌کند. رسانایی اتصال بین برجستگی‌ها و ویفر باید بسیار خوب باشد و لایه غیرفعال‌سازی و لایه فلزی زیر برجستگی‌ها باید چسبندگی خوبی داشته باشند. جریان فرآیند استاندارد الگوسازی فتورزیست شامل تمیزکاری، پوشش چسب، پیش‌پخت، نوردهی، پس‌پخت، ظهور و سخت شدن فیلم است. هر مرحله از فرآیند نیاز به تعریف مجموعه‌ای از پارامترها دارد که بر فرآیندهای بعدی تأثیر می‌گذارد. پس از الگوسازی فتورزیست، سوراخ‌ها از طریق آبکاری الکتریکی یا تبخیر با لحیم یا طلا پر می‌شوند. مرحله بعدی حذف فتورزیست و انجام فرآیند جریانی مجدد در فر برای تبدیل برجستگی‌های ستونی به برجستگی‌های کروی است.

ساکو میکرو SLKOR ترانزیستورهای PNP محصولات

یک پوشش ضخیم از ماده مقاوم در برابر نور به عنوان ماسکی برای ساخت قالب‌های ریز از اتصالات لحیم فلزی، روی تراشه باقی می‌ماند. پوشش توزیع مجدد را می‌توان به یک الگوی برآمدگی یا به عنوان اتصال بین پدهای محیطی و آرایه‌های پد توزیع شده در سطح، که از فیلم‌های پلی سیلیکونی با ضخامت ۵ تا ۱۰۰ میکرومتر با خواص الکتریکی، شیمیایی، مکانیکی و حرارتی مختلف ساخته شده‌اند، تبدیل کرد. جداسازی ردپاهای سطح توزیع مجدد نیاز به موادی با استحکام بالا، پایداری حرارتی بالا و ضرایب عایق پایین دارد. این مواد با موفقیت توسعه یافته‌اند. یک نوع از این مواد پلی‌آمید (مانند سری PI توسعه یافته توسط DuPont) نامیده می‌شود و ماده عایق دیگر سیکلوتن (BCB) از شرکت Dow Chemicals در ایالات متحده است. PI و BCB به طور گسترده در بسته‌بندی برآمدگی فلیپ چیپ و سایر فرآیندهای بسته‌بندی استفاده می‌شوند.

قالب‌های میکروپروسسور با استفاده از پدهای مقاوم در برابر نور فیلم ضخیم، برآمدگی‌ها و ساختارهای لایه فلزی زیر توپی می‌توانند نیازهای مختلف در WLP را برآورده کنند. اگرچه مواد فلزی‌سازی رایج قلع-سرب، طلا و مس هستند، اما می‌توان از چندین ماده دیگر نیز استفاده کرد. مواد مورد استفاده در کاربردهای استاندارد نیاز به انتقال گرافیکی با وضوح بالا و خاصیت جدا شدن آسان دارند. بسیاری از کاربردهای عملی به ضخامت‌های مقاوم در برابر نور بیش از 100 میکرومتر نیاز دارند. برای دستیابی به چنین ضخامت‌هایی، تولیدکنندگان مواد پوششی مناسبی را توسعه می‌دهند.

برای برآوردن این نیازها، تولیدکنندگان مواد و تجهیزات فرآیندی مربوطه را توسعه داده‌اند. بسیاری از مواد می‌توانند پوشش‌های فتورزیست "نازک" (یعنی 2-10 میکرومتر) را روی تجهیزات فرآیند نیمه‌هادی استاندارد ایجاد کنند. فتورزیست‌های AZP4330 (گروه مواد الکترونیکی آنژی) و Shipley's 955 (شرکت Rohm & Haas/شرکت Shipley) برای دستیابی به ضخامت لایه فتورزیست 5 تا 100 میکرومتر استفاده می‌شوند. پوشش فتورزیست با ضخامت لایه 25 میکرومتر را می‌توان با استفاده از فرآیند پوشش چند لایه به دست آورد، اما این امر زمان و هزینه تولید را افزایش می‌دهد. AZ P4620 و SPR 220 می‌توانند به ضخامت 25 میکرومتر در یک لایه دست یابند. برای پوشش‌های ضخیم‌تر، انتخاب مواد و ضخامت‌ها کمتر می‌شود. هنگام استفاده از رسوب تک لایه برای دستیابی به پوشش فتورزیست مورد نظر، مزایای هزینه زیادی وجود دارد. بنابراین، توسعه مواد فتورزیست با ضخامت تک لایه 50 میکرومتر و بالاتر بسیار ضروری است. موادی مانند JSR THB-611P و AZPLP100XT از گروه مواد الکترونیکی Anzhi می‌توانند به یک لایه پوشش مقاوم در برابر نور با ضخامت 60 میکرومتر و بالاتر دست یابند. تحقیقات اخیر عمدتاً از AZ9260 برای تحقق یک لایه پوشش مقاوم در برابر نور با ضخامت 65 میکرومتر و از AZ50XT برای تحقق یک لایه مقاوم در برابر نور با ضخامت 100 میکرومتر استفاده می‌کنند.

فرآیند لایه ضخیم الزامات خاصی برای سیستم دارد. سیستم ترازبندی باید بتواند الگوی هندسی را به عنوان علامت ترازبندی در کل محدوده ضخامت چسب و ارتفاعات خاص برجستگی سطح ویفر به طور یکنواخت شناسایی کند. از آنجایی که منبع نوردهی از نور موازی برای نوردهی بدون تکیه بر فوکوس استفاده می‌کند، می‌توان با استفاده از دستگاه لیتوگرافی مجاورتی همراه با اصل نوردهی سایه، به این هدف دست یافت. الزامات فرآیند فوتولیتوگرافی برای دستگاه‌های نوردهی ترازبندی ماسک مجاورتی شامل موارد زیر است: شدت بالا، یکنواختی بالا، طول موج نور UV سازگار با طول موج حساس فوتورزیست، دقت ترازبندی زیر میکرون و فاصله دقیق، قابل کنترل و ثابت بین ماسک و ویفر در طول فرآیند نوردهی.

فناوری NanoAlign شرکت EVG با بالاترین دقت و وضوح ترازبندی و کمترین هزینه استفاده طراحی شده است تا مزایای فناوری نوردهی تمام‌میدان را برجسته کند. در حال حاضر، تمام دستگاه‌های نوردهی این شرکت از این فناوری استفاده می‌کنند. اهداف آن شامل کنترل ناهنجاری فعال و وضوح ترازبندی پویا زیر ۱۰۰ نانومتر است. تجهیزات آن شامل تجهیزات پوشش چسب مخصوص و دستگاه‌های نوردهی تماسی/مجاورتی اصلاح‌شده از مدل‌های استاندارد است. جدیدترین دستگاه‌های نوردهی EVG6200 Infinity با قطر ۲۰۰ میلی‌متر و EVG IQ Aligner با قطر ۳۰۰ میلی‌متر، انعطاف‌پذیری خوب و رابط کاربری آسان دارند و می‌توانند به طور کامل از پس تولید صنعتی ویفرهای φ200 میلی‌متر و φ300 میلی‌متر که به فرآیندهای چسب ضخیم نیاز دارند، برآیند.

نازک شدن ویفر

فناوری نازک‌سازی تراشه در فناوری بسته‌بندی تراشه‌های انباشته بسیار مهم است زیرا ارتفاع نصب بسته را کاهش می‌دهد و امکان روی هم چیدن تراشه‌ها را بدون افزایش ارتفاع کلی سیستم تراشه انباشته فراهم می‌کند. کارت‌های هوشمند و RFID نازک‌ترین کاربردهای تک تراشه‌ای هستند که بخش مهمی از الزامات ویفر نازک را تشکیل می‌دهند. تراشه‌های نازک‌تر، قابلیت اطمینان چرخه حرارتی را افزایش داده و از محصولات نازک پشتیبانی می‌کنند. با این حال، میزان نازکی تراشه به قطر ویفر و فرآیند WLP بستگی دارد. دلیل این امر این است که سطح ویفر نازک مستعد آسیب است و باعث ایجاد ترک‌های ریز و شکستن ویفر در طول عملیات بعدی می‌شود. از آنجایی که سنگ‌زنی پشتی ویفر آخرین مرحله از فرآیند پردازش ویفر است، میزان نازک شدن ویفر توسط فرآیند WLP محدود می‌شود. بنابراین، بسته‌بندی در سطح ویفر به عنوان امتداد فرآیند ویفر در نظر گرفته می‌شود و هنگام طراحی فرآیند ویفر، باید دامنه قابل اجرا از مراحل فرآیند بسته‌بندی در نظر گرفته شود.

تطابق ضعیف ضرایب انبساط حرارتی بین سیلیکون و زیرلایه نصب، دلیل مهمی برای شکست خستگی توپ‌های لحیم بسته‌بندی شده در آزمایش‌های چرخه حرارتی و استفاده میدانی است. علاوه بر این، این شکست همچنین ارتباط نزدیکی با میزان استحکام هر جزء دارد. هرچه تراشه نازک‌تر باشد، انعطاف‌پذیرتر خواهد بود و مقاومت خستگی توپ لحیم بهبود می‌یابد. بنابراین، نازک کردن ویفر و در نتیجه کاهش ضخامت تراشه نیز یکی از اقدامات مهم برای بهبود قابلیت اطمینان برآمدگی‌های لحیم است. نازک کردن ویفر قبل از پردازش بسته‌بندی در سطح ویفر می‌تواند به راحتی ویفر را تغییر شکل دهد یا حتی بشکند که نامطلوب است. نازک کردن ویفر پس از اتمام پردازش بسته‌بندی در سطح ویفر روش بهتری است، اما اجرای آن دشوار است. فناوری‌ها و تجهیزات نازک کردن ویفر برای تولید بسته‌بندی در سطح ویفر در حال توسعه هستند.

مزایای بسته‌بندی در سطح ویفر

بسته‌بندی سطح ویفر مبتنی بر فناوری BGA است و یک CSP بهبود یافته و بهبود یافته است که به طور کامل مزایای فنی BGA و CSP را منعکس می‌کند. این مزایای منحصر به فرد بسیاری دارد:

① راندمان پردازش بسته‌بندی بالا است و با استفاده از فرآیند تولید انبوه به شکل ویفر تولید می‌شود.

② این مزایای بسته‌بندی فلیپ چیپ، یعنی سبک، نازک، کوتاه و کوچک را دارد.

۳- هزینه تأسیسات تولید بسته‌بندی در سطح ویفر پایین است و تجهیزات تولید در سطح ویفر را می‌توان بدون نیاز به سرمایه‌گذاری در ساخت خط تولید بسته‌بندی دیگر، به طور کامل مورد استفاده قرار داد.

④ طراحی تراشه و طراحی بسته‌بندی در سطح ویفر را می‌توان به طور یکنواخت در نظر گرفت و همزمان انجام داد، که باعث بهبود کارایی طراحی و کاهش هزینه‌های طراحی می‌شود.

⑤ در کل فرآیند بسته‌بندی در سطح ویفر از تولید تراشه، بسته‌بندی تا ارسال محصول به کاربران، پیوندهای میانی تا حد زیادی کاهش یافته و چرخه بسیار کوتاه می‌شود که به ناچار منجر به کاهش هزینه خواهد شد.

⑥ هزینه بسته‌بندی در سطح ویفر ارتباط نزدیکی با تعداد تراشه‌های روی هر ویفر دارد. هرچه تراشه‌های بیشتری روی ویفر وجود داشته باشد، هزینه بسته‌بندی در سطح ویفر کمتر است. بسته‌بندی در سطح ویفر کوچکترین بسته‌بندی کم‌هزینه است. فناوری بسته‌بندی در سطح ویفر یک فناوری واقعی بسته‌بندی تراشه برای تولید انبوه است.

مزیت WLP این است که یک فناوری بسته‌بندی در مقیاس تراشه (CSP) است که برای مدارهای مجتمع کوچک‌تر مناسب است. به دلیل استفاده از بسته‌بندی موازی و فناوری تست الکترونیکی در سطح ویفر، می‌تواند مساحت تراشه را به طور قابل توجهی کاهش دهد و در عین حال خروجی را افزایش دهد. از آنجایی که عملیات موازی برای اتصالات تراشه در سطح ویفر استفاده می‌شود، هزینه هر ورودی/خروجی می‌تواند تا حد زیادی کاهش یابد. علاوه بر این، اتخاذ رویه‌های تست ساده‌شده در سطح ویفر، هزینه‌ها را بیشتر کاهش می‌دهد. از بسته‌بندی در سطح ویفر می‌توان برای بسته‌بندی و تست تراشه‌ها در سطح ویفر استفاده کرد.

روند توسعه فناوری بسته‌بندی در سطح ویفر

فناوری بسته‌بندی در سطح ویفر باید برای کاهش هزینه‌ها، بهبود مداوم سطح قابلیت اطمینان و گسترش کاربرد آن در ICهای بزرگ تلاش کند. در زمینه فناوری توپ لحیم، فناوری توپ لحیم بدون سرب و فناوری توپ لحیم با سرب بالا توسعه خواهند یافت. با گسترش مداوم اندازه ویفر IC و پیشرفت فناوری فرآیند، تولیدکنندگان IC نسل جدیدی از فناوری بسته‌بندی در سطح ویفر را تحقیق و توسعه خواهند داد. این نسل از فناوری نه تنها می‌تواند نیازهای ویفرهای φ300 میلی‌متری را برآورده کند، بلکه با الزامات اخیر فناوری سیم‌کشی مسی و فناوری دی‌الکتریک بین لایه‌ای با ثابت دی‌الکتریک پایین نیز سازگار است. علاوه بر این، نیاز به بهبود توانایی بسته‌بندی در سطح ویفر برای مدیریت جریان و تحمل دما نیز وجود دارد. فناوری WLBI (آزمایش و پیرسازی سطح ویفر) نیز موضوع مهمی است که باید مورد مطالعه قرار گیرد. فناوری WLBI آزمایش الکتریکی و پیرسازی را مستقیماً روی ویفرهای IC انجام می‌دهد که برای ساده‌سازی جریان فرآیند و کاهش هزینه‌های تولید برای بسته‌بندی در سطح ویفر از اهمیت بالایی برخوردار است.

ساکو میکرو SLKOR محصولات دیودهای شاتکی

نتیجه

فناوری بسته‌بندی سطح ویفر، یک فناوری بسته‌بندی تراشه با تولید انبوه و کم‌هزینه است. بسته‌بندی سطح ویفر هم‌اندازه‌ی یک تراشه است و کوچکترین دستگاه نصب سطحی میکرو محسوب می‌شود. به دلیل مجموعه‌ای از مزایای بسته‌بندی سطح ویفر، فناوری بسته‌بندی سطح ویفر به شدت در حال توسعه است و تقاضا برای کوچک‌سازی و کم‌هزینه بودن دستگاه‌های الکترونیکی مدرن، آن را به پیش می‌برد. در حال حاضر، فناوری بسته‌بندی سطح ویفر معمولاً برای تراشه‌های کوچک با تعداد ورودی/خروجی کم مناسب است. این صنعت همچنین نیاز به توسعه فناوری‌های جدید برای کاهش هزینه‌های تولید و توسعه بسته‌بندی سطح ویفر تراشه‌های بزرگ و بسته‌بندی سطح ویفر آرایه توپ لحیم با گام ریز دارد.

هنگام انتخاب نوع بسته‌بندی برای دستگاه‌های الکترونیکی مدرن، رعایت الزامات طراحی و در عین حال به حداقل رساندن هزینه بسیار مهم است. سطح فعلی بسته‌بندی سطح ویفر تنها یک نوع بسته‌بندی جایگزین است. هنوز کارهای زیادی باید انجام شود تا فناوری بسته‌بندی سطح ویفر به یک فناوری تولید اصلی برای محصولات با حجم زیاد و طیف گسترده در آینده تبدیل شود. ترکیب طراحی تراشه‌های نیمه‌هادی و بسته‌های WLP بدون شک مزایایی را برای طرح‌بندی دستگاه‌های WLP به همراه خواهد داشت و عملکرد دستگاه را بهبود می‌بخشد. در WLP، از آنجایی که مراحل بسته‌بندی همه دستگاه‌ها روی ویفر به طور همزمان انجام می‌شود، پردازش دسته‌ای می‌تواند هزینه‌های بسته‌بندی را کاهش دهد. (این مقاله از "تجهیزات ویژه برای صنعت الکترونیک" گزیده شده است)

پیوست: تفاوت بین ورودی و خروجی فن

از دیدگاه ویژگی‌های فنی، بسته‌بندی سطح ویفر عمدتاً به دو نوع تقسیم می‌شود: ورودی-فن (Fan-in) و خروجی-فن (Fan-out). بسته‌بندی سنتی WLP عمدتاً از نوع ورودی-فن (Fan-in) استفاده می‌کند و در ICهایی با تعداد پین کم استفاده می‌شود. با این حال، با افزایش تعداد پین‌های خروجی سیگنال IC، الزامات مربوط به گام توپی (Ball Pitch) سختگیرانه‌تر می‌شود. علاوه بر این، ساخت برد مدار چاپی (PCB) نیاز به تنظیم اندازه بسته‌بندی پس از IC و موقعیت پین‌های خروجی سیگنال دارد. بنابراین، انواع مختلف بسته‌بندی WLP جدید مانند پخش‌شده (Fan-out) و ورودی-فن به همراه خروجی-فن (Fan-in plus Fan-out) مشتق شده‌اند. فرآیند تولید حتی از مفهوم بسته‌بندی سنتی WLP نیز فاصله می‌گیرد.

به گفته ژو شیائویانگ، رئیس شرکت آمکور چین: اندازه تراشه با استفاده از بسته‌بندی Fan-in با اندازه محصول در صفحه دوبعدی یکسان است و تراشه فضای کافی برای قرار دادن تمام رابط‌های ورودی/خروجی را دارد. وقتی اندازه تراشه برای جای دادن تمام رابط‌های ورودی/خروجی کافی نباشد، Fan-out مورد نیاز است. البته، Fan-out عمومی همچنین اجزای فعال و/یا غیرفعال را برای تشکیل یک SIP اضافه می‌کند و در عین حال مساحت را گسترش می‌دهد.

بیایید ابتدا در مورد نوع فن-این صحبت کنیم.

طبق گزارشی از Mammes Consulting، فناوری بسته‌بندی فن‌دار با موفقیت به کار گرفته شده و بیش از ده سال است که به طور پیوسته رشد کرده است. این فناوری به دلیل ترکیب بی‌نظیر و ذاتی خود از کوچکترین اندازه بسته‌بندی و هزینه کم، امروزه همچنان جذاب است. با این مزایا، به تدریج به بازار دستگاه‌های دستی و تبلت‌های مبتنی بر اندازه نفوذ کرده و همچنان در این حوزه‌ها از قدرت بالایی برخوردار است. تخمین زده می‌شود که بیش از ۹۰٪ از فناوری بسته‌بندی فن‌دار در حال حاضر در حوزه تلفن همراه استفاده می‌شود. در مورد کاربرد فناوری بسته‌بندی فن‌دار، اکنون بیش از ۳۰٪ از کل دستگاه‌های بسته‌بندی شده در تلفن‌های هوشمند رده بالا از بسته‌بندی فن‌دار استفاده می‌کنند. بنابراین، فناوری بسته‌بندی فن‌دار هنوز در دوره طلایی خود در حوزه تلفن همراه قرار دارد.

اگرچه سرعت رشد فناوری بسته‌بندی فن‌دار تاکنون ثابت بوده است، اما تغییرات در بازار جهانی نیمه‌هادی‌ها و افزایش عدم قطعیت‌ها در کاربردهای آینده، ناگزیر بر چشم‌انداز آینده فناوری بسته‌بندی فن‌دار تأثیر خواهد گذاشت. با کاهش رشد عرضه گوشی‌های هوشمند از ۳۵ درصد در سال ۲۰۱۳ به ۸ درصد در سال ۲۰۱۶ و پیش‌بینی می‌شود که این رقم تا سال ۲۰۲۰ به ۶ درصد کاهش یابد، کاربرد فناوری بسته‌بندی فن‌دار که در صدر آن بازار گوشی‌های هوشمند قرار دارد، به طور فزاینده‌ای اشباع می‌شود. اگرچه رشد بالای مورد انتظار خوش‌بینانه نیست، اما گوشی‌های هوشمند هنوز نیروی محرکه اصلی توسعه صنعت نیمه‌هادی‌ها هستند و پیش‌بینی می‌شود که عرضه گوشی‌های هوشمند در سال ۲۰۲۰ به ۲ میلیارد دستگاه برسد.

در حال حاضر، دستگاه‌های اصلی بسته‌بندی شده در فن-این، اجزای یکپارچه WiFi/BT (شبکه محلی بی‌سیم، بلوتوث)، فرستنده-گیرنده‌ها، PMIC (مدارهای مجتمع مدیریت توان) و مبدل‌های DC/DC (که حدود 50٪ از کل را تشکیل می‌دهند) و همچنین دستگاه‌های مختلف دیجیتال، آنالوگ و سیگنال مختلط از جمله MEMS و حسگرهای تصویر هستند. بزرگترین چالشی که فناوری بسته‌بندی در فن-این ممکن است در آینده با آن مواجه شود، ادغام عملکردهای دستگاه در بسته‌بندی در سطح سیستم است. شکل زیر تأثیر رشد بسته‌بندی در سطح سیستم را بر محموله‌های بسته‌بندی در فن-این نشان می‌دهد. نرخ رشد مرکب سالانه کلی آن از 9٪ به 6٪ کاهش یافته است. این گزارش تجزیه و تحلیل دقیقی از رشد سیستم-این و تأثیر آن بر بسته‌بندی در فن-این ارائه می‌دهد.

در مورد بازار فن-این، آمار سال ۲۰۱۵ نشان می‌دهد که بسته‌بندی و آزمایش نیمه‌هادی‌های برون‌سپاری‌شده سهم عمده‌ای از بازار را به خود اختصاص داده‌اند، از جمله یک تولیدکننده IDM (TI، Texas Instruments) و یک کارخانه ریخته‌گری (TSMC، TSMC). STATS ChipPAC پس از خریداری شدن توسط JCET، توسعه جهشی قوی نشان داده است. در بخش طراحی، کوالکام و برادکام ۵۰٪ از کل بازار بسته‌بندی فن-این را در اختیار دارند.

در مورد فناوری بسته‌بندی، در چند سال گذشته، بازار عمدتاً بر توسعه فناوری بسته‌بندی ویفر با خروجی ثابت (Fan-out) متمرکز بوده است. با این حال، بسته‌بندی با ورودی ثابت (Fan-in) مسیر توسعه و نقشه راه خود را ترسیم کرده است. علاوه بر گسترش بیشتر، هنوز هم می‌تواند انواع دیگری از فناوری‌های نوآورانه، مانند محافظت در برابر کپک شش وجهی، را به ارمغان بیاورد. این گزارش تجزیه و تحلیل دقیقی از دو نقشه راه فناوری بسته‌بندی با ورودی ثابت ارائه می‌دهد: یکی برای تولید انبوه با حجم بالا (HVM) و دیگری برای آمادگی تولید. نقشه مسیر شامل شمارنده‌های ورودی/خروجی، L/S، گام ضربه‌ای (bump pitch)، ضخامت بسته، ابعاد و غیره است. علاوه بر این، این گزارش همچنین فناوری بسته‌بندی با ورودی ثابت را از منظر استفاده از گره‌های فناوری IC و گسترش بیشتر دستگاه‌های IC با ورودی ثابت (Fan-in) تجزیه و تحلیل می‌کند. اگرچه مسیر تولید HVM فناوری بسته‌بندی با ورودی ثابت کندتر از فناوری بسته‌بندی با خروجی ثابت است، اما فناوری بسته‌بندی با ورودی ثابت توانایی برآورده کردن شرایط توسعه اکثر بسته‌بندی‌های با خروجی ثابت را دارد و دارای یک مسیر توسعه آماده تولید است که به راحتی در دسترس است.

در مرحله بعد، بیایید در مورد نوع خروجی فن صحبت کنیم.

بسته‌بندی با فن‌آوت از روش بیرون کشیدن سیم‌ها استفاده می‌کند که نسبتاً ارزان است؛ WLP با فن‌آوت اجازه می‌دهد تا انواع مختلف قالب‌ها مانند فرآیند WLP در زیر خاک قرار گیرند که معادل کاهش یک لایه بسته‌بندی است. اگر چندین قالب قرار داده شود، معادل حذف بسته‌بندی چند لایه است که به کاهش هزینه‌های مشتری کمک می‌کند. تنها عاملی که در حال حاضر بر هزینه IC تأثیر می‌گذارد، اندازه قالب است.

از سال ۲۰۱۳، کارخانه‌های بزرگ بسته‌بندی و آزمایش در سراسر جهان به طور فعال ظرفیت تولید FOWLP را گسترش داده‌اند، که عمدتاً برای برآورده کردن الزامات سختگیرانه هزینه در بازار گوشی‌های هوشمند میان‌رده تا ارزان‌قیمت است. از آنجا که FOWLP نیازی به استفاده از مواد برد حامل ندارد، می‌تواند تقریباً ۳۰٪ در هزینه‌های بسته‌بندی صرفه‌جویی کند و ضخامت بسته‌بندی نیز نازک‌تر است که به بهبود رقابت‌پذیری محصولات تولیدکنندگان تراشه کمک می‌کند.

گزارشی از Memes Consulting نشان می‌دهد که سال ۲۰۱۶ نقطه عطفی در بازار بسته‌بندی Fan-out است. اضافه شدن اپل و TSMC وضعیت کاربرد این فناوری را تغییر داده و ممکن است باعث شود بازار به تدریج شروع به پذیرش فناوری بسته‌بندی Fan-out کند. بازار بسته‌بندی Fan-out به دو نوع تقسیم خواهد شد:

- بازار "هسته" برای بسته‌بندی با خروجی پهن، شامل کاربردهای تک تراشه‌ای مانند باند پایه، مدیریت توان و فرستنده-گیرنده‌های RF. این بازار حوزه اصلی کاربرد برای راه‌حل‌های بسته‌بندی در سطح ویفر با خروجی پهن است و روند رشد پایداری را حفظ خواهد کرد.

- بازار "چگالی بالا" برای بسته‌بندی‌های با خروجی گسترده (fan-out) با APE اپل آغاز شد، از جمله پردازنده‌ها، حافظه‌ها و سایر برنامه‌های کاربردی با حجم داده‌های ورودی و خروجی بزرگتر. این بازار عدم قطعیت بیشتری دارد و نیازمند راه‌حل‌های یکپارچه جدید و راه‌حل‌های بسته‌بندی با خروجی گسترده با عملکرد بالا است. با این حال، این بازار پتانسیل بازار بالایی دارد.

از آنجایی که فناوری بسته‌بندی فن‌آوت پتانسیل عظیمی برای بازارهای «با چگالی بالا» و بازارهای «هسته» با رشد پایدار دارد، انتظار می‌رود زنجیره تأمین در این حوزه سرمایه‌گذاری زیادی در قابلیت‌های بسته‌بندی فن‌آوت انجام دهد. برخی از تولیدکنندگان در حال حاضر قادر به ارائه بسته‌بندی در سطح ویفر فن‌آوت هستند، اما بسیاری دیگر هنوز در مرحله توسعه پلتفرم‌های بسته‌بندی فن‌آوت هستند تا بتوانند وارد بازار بسته‌بندی فن‌آوت شوند و سبد محصولات خود را گسترش دهند.

علاوه بر TSMC، شرکت STATS ChipPAC (سنگاپور STATS ChipPAC) از پشتیبانی JCET (جیانگسو چانگدیان تکنولوژی) برای سرمایه‌گذاری بیشتر در توسعه فناوری بسته‌بندی فن‌آوت استفاده خواهد کرد (در اوایل سال ۲۰۱۵، جیانگسو چانگدیان تکنولوژی، STATS ChipPAC سنگاپور را با قیمت ۷۸۰ میلیون دلار آمریکا خریداری کرد)؛ ASE (گروه ASE) رابطه همکاری عمیقی با Deca Technologies برقرار کرده است (در ماه مه ۲۰۱۶، Deca Technologies Technologies سرمایه‌ای ۶۰ میلیون دلاری از گروه ASE دریافت کرد و گروه ASE فناوری بسته‌بندی سطح ویفر فن‌آوت سری M و مجوز فرآیند Deca Technologies را دریافت کرد)؛ Amkor (آنکور تکنولوژی)، SPIL (سیلیکون پروداکت تکنولوژی) و Powertech (پاورتک) به دنبال تولید انبوه در آینده هستند و در مرحله توسعه فناوری بسته‌بندی فن‌آوت هستند. به نظر می‌رسد سامسونگ در تصمیم‌گیری برای نحوه رقابت عقب مانده است.

از نظر ظرفیت بازار، بسته‌بندی با قابلیت خروج از محفظه، نرخ رشد مرکب سالانه ۵۶ درصد را حفظ می‌کند که چشم‌اندازهای گسترده‌ای را برای تولیدکنندگان بسته‌بندی و آزمایش در آینده به ارمغان خواهد آورد.

اما این فناوری جدید همچنان در آینده با چالش‌های بزرگی روبرو خواهد بود. ژو شیائویانگ، رئیس شرکت آمکور چین، گفت که فناوری Fan-out در زمینه‌های کاربردی کوچک‌تر، نازک‌تر و سریع‌تر، تقاضای زیادی خواهد داشت. هزینه فعلی Fan-out نسبتاً بالا است و نیاز به بهینه‌سازی فنی بیشتری دارد. علاوه بر فناوری مبتنی بر ویفر، بسیاری از تولیدکنندگان در حال کار بر روی فناوری مبتنی بر پنل نیز هستند.

در حال حاضر، TSMC نیز یکی از مروجان اصلی فناوری Fan-out است، در حالی که Amkor و سایر شرکت‌های بزرگ بسته‌بندی و آزمایش نیز اشکال مختلفی از فناوری‌های منحصر به فرد Fan-out را دارند. به طور نسبی، فناوری Fan-out فعلی خیلی بالغ نیست و بازده و قابلیت اطمینان آن نیاز به بهبود بیشتر دارد.

توجه: این مقاله از اینترنت کپی شده و از حقوق مالکیت معنوی حمایت می‌کند. لطفاً هنگام چاپ مجدد، منبع اصلی و نویسنده را ذکر کنید. در صورت وجود هرگونه نقض، لطفاً برای حذف آن با ما تماس بگیرید.

شماره تلفن شرکت: +86-0755-83044319
فکس/فکس: +86-0755-83975897
ایمیل: 1615456225@qq.com
QQ: 3518641314 مدیر لی

QQ: 332496225 مدیر کیو

آدرس: اتاق ۸۰۹، ساختمان C، ساختمان فناوری ژانتائو، پلاک ۱۰۷۹ خیابان مینزی، منطقه جدید لونگهوا، شنژن