Tradycyjnie połączenie elektryczne między układem scalonym a otoczeniem jest realizowane za pomocą metalowych przewodów łączących wejścia/wyjścia układu z obudową poprzez łączenie i wyprowadzenia obudowy. Wraz ze zmniejszaniem się rozmiarów układów scalonych i zwiększaniem skali integracji, odstępy między wejściami/wyjściami stale się zmniejszają, a ich liczba stale rośnie. Gdy odstępy między wejściami/wyjściami zmniejszają się do mniej niż 70 μm, technologia łączenia drutowego nie ma już zastosowania i konieczne jest poszukiwanie nowych rozwiązań technicznych. Technologia obudów na poziomie wafli wykorzystuje procesy redystrybucji cienkich warstw, dzięki czemu wejścia/wyjścia mogą być rozłożone na całej powierzchni układu scalonego, a nie tylko ograniczone do obszaru peryferyjnego wąskiego układu scalonego, rozwiązując w ten sposób problem połączenia elektrycznego układów wejścia/wyjścia o dużej gęstości i drobnym rozstawie.

Spośród wielu nowych technologii pakowania, technologia pakowania na poziomie wafli jest najbardziej innowacyjna i przyciąga najwięcej uwagi na świecie. Jest symbolem rewolucyjnych przełomów w technologii pakowania. Technologia pakowania na poziomie wafli wykorzystuje wafle jako obiekt przetwarzania. Liczne układy scalone są pakowane, starzone, testowane, a następnie cięte na pojedyncze urządzenia na waflu. Zmniejsza to rozmiar obudowy do rozmiaru układu scalonego i znacząco obniża koszty produkcji. Zalety technologii pakowania na poziomie wafli sprawiły, że zyskała ona dużą uwagę od momentu pojawienia się i szybko zyskała ogromny rozwój oraz szerokie zastosowanie. W produktach przenośnych, takich jak telefony komórkowe, powszechnie stosuje się pamięci EPROM na poziomie wafli, IPD (zintegrowane urządzenia pasywne), układy analogowe i inne urządzenia. Liczba kategorii urządzeń wykorzystujących pakowanie na poziomie wafli rośnie, a technologia pakowania na poziomie wafli jest szybko rozwijającą się nową technologią.

Aby zwiększyć przydatność technologii pakowania na poziomie wafli i rozszerzyć zakres jej zastosowań, prowadzi się badania i rozwój różnych nowych technologii, rozwiązując problemy pojawiające się w trakcie procesu industrializacji, a także prowadzi badania nad aktualnym stanem, zastosowaniami i rozwojem technologii pakowania na poziomie wafli.

Opakowanie na poziomie wafla

Początkowy rozwój technologii WLP był napędzany produkcją komponentów I/O o niskiej prędkości (low-I/O) i tranzystorów o niskiej prędkości do telefonów komórkowych, takich jak pasywne czujniki on-chip i układy scalone do przesyłu mocy. Obecnie technologia WLP znajduje się w fazie rozwoju. Popyt na nią stopniowo rośnie, napędzany przez aplikacje takie jak Bluetooth, komponenty GPS (Global Positioning System) i karty dźwiękowe. Oczekuje się, że po osiągnięciu etapu produkcji telefonów komórkowych 3G, szereg nowych aplikacji do obsługi treści mobilnych stanie się kolejnym motorem wzrostu dla technologii WLP, w tym tunery telewizyjne, nadajniki FM i pamięci stosowe. Stopniowe wdrażanie technologii WLP przez producentów urządzeń pamięci masowej doprowadzi do zmian paradygmatów w całej branży.

Obecnie technologia pakowania na poziomie wafli jest szeroko stosowana w takich dziedzinach jak pamięć flash, EEPROM, szybka pamięć DRAM, SRAM, sterowniki LCD, urządzenia radiowe, układy logiczne, urządzenia do zarządzania zasilaniem/baterią oraz urządzenia analogowe (regulatory napięcia, czujniki temperatury, sterowniki, wzmacniacze operacyjne, wzmacniacze mocy). W pakowaniu na poziomie wafli wykorzystuje się głównie dwie podstawowe technologie: technologię redystrybucji warstwy oraz technologię formowania wypukłości. Pierwsza z nich służy do przekształcania obszarów lutowniczych rozmieszczonych wzdłuż obwodu układu scalonego w obszary lutownicze w formie płaskiego układu na powierzchni układu scalonego. Druga z kolei służy do tworzenia wypukłości na powierzchni padu lutowniczego, tworząc wypukłości w formie kulek lutowniczych.

Redystrybucja cienkich warstw WL-CSP

Proces redystrybucji membran WL-CSP jest obecnie najczęściej stosowanym procesem. Ze względu na niski koszt doskonale spełnia wymagania norm niezawodnościowych dla aplikacji wielkoseryjnych i przenośnych. Podobnie jak inne WLP, płytki cienkowarstwowej redystrybucji WL-CSP są nadal wytwarzane przy użyciu konwencjonalnych procesów. Przed wysłaniem płytek do dostawcy WLP, są one testowane w celu sklasyfikowania obwodów i narysowania schematów płytek dla obwodów kwalifikowanych. Przed redystrybucją płytek należy ocenić ich układ, aby potwierdzić, czy płytka nadaje się do redystrybucji metodą kulkową.

Typowy proces redystrybucji, w którym końcowe warstwy lutownicze są układane w układzie warstwowym. W tym procesie BCB jest używany jako dielektryk redystrybucji, Cu jako metal łączący redystrybucję, natryskiwanie jest stosowane do osadzania dolnej warstwy metalicznej wypukłości (UBM), a sitodruk służy do osadzania pasty lutowniczej i lutowania rozpływowego. Proces dolnej warstwy metalicznej ma kluczowe znaczenie dla ograniczenia międzymetalicznych reakcji chemicznych i poprawy niezawodności połączeń. 

Proces redystrybucji polega na zmianie rozmieszczenia pól I/O na powierzchni urządzenia. Rysunek 3 przedstawia sytuację redystrybucji na połączonej pamięci flash. Jak widać na rysunku, oryginalne pola po czterech stronach układu pamięci flash są przekształcane w tablicę wypustek. W tym przykładzie na powierzchni urządzenia zastosowano dwie warstwy dielektryczne, a pomiędzy nimi umieszczono warstwę metalizacji redystrybucyjnej, aby zmienić rozmieszczenie pól I/O. Po tym procesie, wypustki lutownicze są galwanizowane, a układ staje się produktem WLP.

Wadą redystrybucji pola lutowniczego (WLP) na pola lutownicze (lutowane kulki) jest to, że powstały produkt WLP prawdopodobnie nie będzie optymalny pod względem projektu urządzenia, konstrukcji ani kosztów produkcji. Jednak po udowodnieniu technicznej wykonalności, obwód można przeprojektować tak, aby wyeliminować zewnętrzną redystrybucję. Sytuacja ta stała się powszechnie akceptowana. W tym celu opracowano specjalną procedurę określania dwufazowości. Zmiany nowej generacji mogą obejmować integrację warstw redystrybucyjnych w ostatniej warstwie metalu układu scalonego lub nową konstrukcję najkrótszych linii sygnałowych w celu poprawy wydajności.

Sacco Mikro SLKOR liniowy układ regulatora napięcia SL78L05

Przeprojektowanie może wymagać dodania nowych narzędzi programowych. Przeprojektowane linie sygnałowe, zasilające i uziemiające są bardzo tanie w budowie, ponieważ eliminują dodatkowe etapy redystrybucji i procesy z nimi związane. Polimery są stosowane do planaryzacji płytek krzemowych, zapewniając niezbędną ochronę chipów, oraz jako standardowe powłoki powierzchniowe. W przypadku cienkowarstwowej redystrybucji WLP, jednowarstwowa polimerowa metoda WLP jest bardziej ekonomiczna.

Produkcja mikrowypukłości na poziomie wafli

Od momentu powstania 50 lat temu, technologia połączeń drutowych (wire bonding) była uważana za wszechstronną i niezawodną technologię połączeń. Jednak wraz z szybkim rozwojem komunikacji mobilnej, bezprzewodowych systemów dostępu do handlu internetowego, systemów Bluetooth i technologii GPS (Umbrella Positioning System), telefony komórkowe stały się najsilniejszym i najszybszym motorem napędowym rozwoju pamięci o wysokiej gęstości. Zastępują one komputery PC jako technologiczny motor napędowy rozwoju pamięci o wysokiej gęstości. Zapotrzebowanie na niższe koszty, mniejsze rozmiary, szybszą wydajność urządzeń, dłuższy czas pracy na baterii, lepsze odprowadzanie ciepła, „zielone” procesy i wyższą niezawodność urządzeń skłoniło projektantów do zwrócenia się w stronę technologii połączeń typu flip-chip bump, która miała zastąpić tradycyjną technologię połączeń drutowych.

Kluczową siłą napędową rozwoju technologii ołowiowo-cynowej w technologii bump jest ciągłe zmniejszanie rozmiarów urządzeń. W ramach standardu technologii 130 nm około 30% układów logicznych wymaga technologii bump. Jednak w ramach standardu technologii 90 nm odsetek ten wzrósł do 60%. Wraz z rozwojem masowej produkcji układów 65 nm, zapotrzebowanie na technologię bump złota wzrosło do ponad 80%.

Technologia WLP oparta jest na technologii BGA i stanowi ulepszoną i udoskonaloną technologię CSP. Niektórzy nazywają ją również technologią WLP-CSP (wafer-level chip size packing). Technologia ta nie tylko w pełni odzwierciedla techniczne zalety technologii BGA i CSP, ale także stanowi rewolucyjny przełom w technologii pakowania. Technologia pakowania na poziomie wafla wykorzystuje technologię masowej produkcji, która pozwala na zmniejszenie rozmiaru opakowania do rozmiaru układów scalonych, znaczną redukcję kosztów produkcji oraz integrację pakowania i produkcji układów scalonych, co całkowicie zmieni podział między branżami produkcji układów scalonych a ich pakowania. Właśnie dlatego technologia pakowania na poziomie wafla ma tak duże znaczenie, od momentu swojego powstania cieszy się ogromnym zainteresowaniem i szybko zyskała ogromny rozwój oraz szerokie zastosowanie.

Metalizacja pod wypukłościami (UBM)

W połączeniach typu flip-chip, warstwa UBM jest krytyczną warstwą interfejsu między metalowymi padami a złotymi lub wypustkami lutowniczymi na układzie scalonym. Warstwa ta jest jednym z kluczowych elementów technologii obudów typu flip-chip i zapewnia niezawodne połączenia elektryczne i mechaniczne zarówno z obwodami, jak i wypustkami lutowniczymi układu. Warstwa UBM między wypustkami a padami I/O musi zapewniać wystarczającą przyczepność do metalowych padów i warstw pasywujących wafla; chronić metalowe pady podczas kolejnych etapów procesu; utrzymywać niską rezystancję styku między metalowymi padami a wypustkami; służyć jako skuteczna bariera dyfuzyjna między metalowymi padami a wypustkami; oraz służyć jako warstwa zarodkowa do osadzania wypustek lutowniczych lub wypustek złotych.

Warstwa UBM jest zazwyczaj uzyskiwana poprzez nakładanie wielu warstw metalu na całą powierzchnię płytki. Techniki stosowane do nakładania warstw UBM obejmują naparowywanie, galwanizację bezprądową i napylanie jonowe. W zaawansowanych układach scalonych, nakładanie warstwy waflowej (wafer bumping) ma kluczowe znaczenie zarówno z punktu widzenia kosztów, jak i technologii. W produkcji wafli wypukłych, nakładanie metalu stanowi ponad 50% całkowitych kosztów. Najczęstszymi etapami nanoszenia metalu w produkcji wafli wypukłych są nakładanie warstwy metalicznej pod wypukłościami (UBM) oraz nakładanie samych wypukłości, które zazwyczaj uzyskuje się w procesie galwanizacji.

Technologia galwanizacji pozwala uzyskać bardzo wąskie odstępy między wypukłościami i utrzymać wysoką wydajność. Co więcej, technologia ta ma szeroki zakres zastosowań i umożliwia wytwarzanie wypukłości o różnych rozmiarach, odstępach i kształtach geometrycznych. Technologia galwanizacji jest coraz częściej wykorzystywana w produkcji wafli półprzewodnikowych i stała się najbardziej praktycznym rozwiązaniem.

Najpierw na płytce nakładana jest warstwa UBM. Następnie nakładany jest gęsty klej i naświetlany, tworząc szablon do galwanizacji lutem. Po galwanizacji, fotorezyst jest usuwany, a odsłonięta warstwa UBM jest wytrawiana. Ostatnim procesem jest lutowanie rozpływowe w celu utworzenia kulek lutowniczych. Szczegółowe kroki galwanizacji w celu uzyskania mikrowypukłości to:

▲Odparuj/rozpyl warstwę metalu z warstwy przewodzącej na płytce;
▲ Nanieść warstwę fotorezystu na płytkę metodą wirowania;
▲Wzór matrycy okienek elektrod fotolitograficznych;
▲Powłoka metalowa, mikrowtopiona w korpus, poprzez małe otwory w fotorezyście;
▲Usuń fotorezyst;
▲Wytraw odsłoniętą warstwę przewodzącą kryształu zaszczepiającego.
▲Nałóż grubą warstwę fotorezystu na metalową wkładkę;
▲Wygraweruj wypukłości Au;
▲Usuń część grubego kleju, aby odsłonić wystającą część metalowej wkładki;
▲Galwanizacja wypukłości Au;
▲Nałóż bardzo cienką warstwę Au lub Cu na wierzch wkładki.

Współpłaszczyznowość odnosi się do spójności wysokości wszystkich wypukłości w płytce, co wiąże się z rygorystycznymi wymaganiami w procesie łączenia układów typu flip-chip. W przypadku łączenia układów typu flip-chip, różnice w wysokości wypukłości mogą prowadzić do nierównomiernego rozkładu sił, fragmentacji układu i powstawania przerw elektrycznych. Typowym wymogiem dla współpłaszczyznowości wypukłości jest to, aby różnica wysokości wypukłości na całej powierzchni układu nie przekraczała 5 μm.

litografia grubowarstwowa

Technologie przetwarzania na poziomie wafli, takie jak precyzyjne nakładanie warstw wafli, redystrybucja pól lutowniczych i zintegrowane komponenty pasywne, zapewniają wygodne rozwiązania dla wielu zastosowań. Obecnie wiele układów scalonych i układów MEMS wykorzystuje te technologie. Dzięki nim urządzenia mogą być pakowane i testowane na poziomie wafli, a następnie poddawane procesom cięcia. Zazwyczaj zaawansowana technologia pakowania obejmuje procesy obróbki grubych warstw o ​​grubości od 5 do 100 μm, takie jak nakładanie grubego kleju metodą spin-coating, równomierne naświetlanie grubego kleju z dużymi falami na powierzchni oraz uzyskiwanie bardzo stromych, grubych ścianek bocznych kleju. System naświetlania pełnopolowego o równym powiększeniu to rozwiązanie sprzętowe, które może sprostać temu zapotrzebowaniu. Jego wysoka wydajność i niski koszt samonastawiania sprawiają, że jest to najbardziej konkurencyjny system dla stepperów projekcyjnych w dziedzinie litografii grubowarstwowej.

Procesy pakowania na poziomie wafli obejmują metalizację, fotolitografię, osadzanie dielektryczne i wirowanie grubych warstw fotorezystu, osadzanie lutu i lutowanie rozpływowe. Proces formowania wzoru zazwyczaj polega na użyciu kilku warstw metalu w celu utworzenia warstwy metalizacji pod wypukłościami (UBM), która stanowi bazę dla wypukłości. Przewodność połączenia między wypukłościami a waflem musi być bardzo dobra, a warstwa pasywacyjna i warstwa metalu pod wypukłościami muszą charakteryzować się dobrą przyczepnością. Standardowy przebieg procesu formowania wzoru fotorezystu obejmuje czyszczenie, nakładanie kleju, wstępne wypalanie, naświetlanie, wypalanie po wypalaniu, wywoływanie i utwardzanie warstwy. Każdy etap procesu musi definiować zestaw parametrów, które będą miały wpływ na kolejne procesy. Po formowaniu wzoru fotorezystu, otwory są wypełniane lutowiem lub złotem poprzez galwanizację lub parowanie. Następnym krokiem jest usunięcie fotorezystu i przeprowadzenie procesu lutowania rozpływowego w piecu w celu przekształcenia kolumnowych wypukłości w wypukłości kuliste.

Sacco Mikro SLKOR produkty tranzystory PNP

Gruba warstwa fotorezystu pozostanie na chipie jako maska ​​do tworzenia mikroform metalowych połączeń lutowniczych. Powłoka redystrybucyjna może być montowana w układzie wypukłym lub jako połączenie między padami obwodowymi a matrycami padów o rozłożonym obszarze, wykonanymi z folii polikrzemowych o grubości od 5 do 100 μm o zróżnicowanych właściwościach elektrycznych, chemicznych, mechanicznych i termicznych. Izolacja ścieżek obszaru redystrybucyjnego wymaga materiałów o wysokiej wytrzymałości, wysokiej stabilności termicznej i niskich współczynnikach izolacji. Materiały te zostały pomyślnie opracowane. Jednym z rodzajów materiałów jest poliimid (taki jak seria PI opracowana przez DuPont), a drugim materiałem izolacyjnym jest cyklotene (BCB) firmy Dow Chemicals w Stanach Zjednoczonych. PI i BCB są szeroko stosowane w opakowaniach typu „bump” chipów typu flip chip i innych procesach pakowania.

Formy z mikroelementami, wykorzystujące grubowarstwowe pady fotorezystu, wypukłości i struktury metalowej warstwy pod kulką, mogą spełniać zróżnicowane wymagania w zakresie WLP. Chociaż powszechnie stosowanymi materiałami metalizującymi są cyna-ołów, złoto i miedź, można również zastosować kilka innych materiałów. Materiały stosowane w standardowych zastosowaniach wymagają wysokiej rozdzielczości transferu grafiki i łatwego odklejania. Wiele praktycznych zastosowań wymaga grubości fotorezystu przekraczającej 100 μm. Aby uzyskać takie grubości, producenci opracowują odpowiednie materiały powłokowe.

Aby sprostać tym potrzebom, producenci opracowali odpowiednie materiały i urządzenia procesowe. Wiele materiałów pozwala na uzyskanie „cienkich” powłok fotorezystu (tj. o grubości 2–10 μm) na standardowych urządzeniach do obróbki półprzewodników. Fotorezysty AZP4330 (Anzhi Electronic Materials Group) i Shipley's 955 (Rohm & Haas Company/Shipley Company) służą do uzyskania grubości warstwy fotorezystu od 5 do 100 μm. Powłokę fotorezystu o grubości 25 μm można uzyskać w procesie powlekania wielowarstwowego, ale wydłuża to czas produkcji i obniża koszty. AZ P4620 i SPR 220 pozwalają uzyskać grubość 25 μm w pojedynczej warstwie. W przypadku grubszych powłok wybór materiałów i grubości staje się mniejszy. Zastosowanie osadzania jednowarstwowego w celu uzyskania pożądanej powłoki fotorezystu niesie ze sobą wiele korzyści finansowych. Dlatego niezwykle istotne jest opracowanie materiałów fotorezystowych o grubości pojedynczej warstwy 50 μm i większej. Materiały takie jak JSR THB-611P i AZPLP100XT firmy Anzhi Electronic Materials Group pozwalają uzyskać pojedynczą warstwę powłoki fotorezystowej o grubości 60 μm i większej. Najnowsze prace badawcze wykorzystują głównie AZ9260 do uzyskania pojedynczej warstwy powłoki fotorezystowej o grubości 65 μm oraz AZ50XT do uzyskania pojedynczej warstwy fotorezystu o grubości 100 μm.

Proces grubowarstwowy stawia pewne szczególne wymagania systemowi. System wyrównywania musi być w stanie jednolicie identyfikować wzór geometryczny jako znak wyrównywania w całym zakresie grubości kleju i określonych wysokości reliefu powierzchni płytki. Ponieważ źródło naświetlania wykorzystuje światło równoległe do naświetlania bez polegania na ogniskowaniu, można to osiągnąć za pomocą urządzenia litograficznego zbliżeniowego w połączeniu z zasadą naświetlania cieniowego. Wymagania procesu fotolitografii dla urządzeń do naświetlania wyrównywania maski zbliżeniowej obejmują: wysoką intensywność, wysoką jednorodność, długość fali światła UV zgodną z długością fali czułości fotorezystu, dokładność wyrównywania poniżej mikrometra oraz dokładny, kontrolowany i stały odstęp między maską a płytką podczas procesu naświetlania.

Technologia NanoAlign firmy EVG została zaprojektowana z myślą o najwyższej dokładności i rozdzielczości wyrównywania oraz najniższych kosztach użytkowania, aby podkreślić zalety technologii naświetlania pełnego pola. Obecnie wszystkie naświetlarki firmy wykorzystują tę technologię. Jej celem jest aktywna kontrola anomalii i rozdzielczość dynamicznego wyrównywania poniżej 100 nm. Wyposażenie firmy obejmuje specjalistyczny sprzęt do nakładania kleju oraz naświetlarki kontaktowe/zbliżeniowe, zmodyfikowane na podstawie modeli standardowych. Najnowsze naświetlarki EVG6200 Infinity o szerokości 200 mm i EVG IQ Aligner o szerokości 300 mm charakteryzują się dużą elastycznością i przyjaznym dla użytkownika interfejsem, dzięki czemu w pełni spełniają wymagania przemysłowej produkcji płytek o średnicy φ200 mm i φ300 mm, wymagających grubego kleju.

Przerzedzanie płytek

Technologia pocieniania chipów ma kluczowe znaczenie w technologii pakowania warstwowego, ponieważ zmniejsza wysokość montażu obudowy i umożliwia układanie chipów w stosy bez zwiększania całkowitej wysokości systemu. Karty inteligentne i RFID to najcieńsze aplikacje jednoukładowe, które stanowią istotną część wymagań dotyczących cienkich płytek. Cieńsze chipy zwiększają niezawodność cyklu termicznego i wspierają cienkie produkty. Jednak grubość chipa zależy od średnicy płytki i procesu WLP. Wynika to z faktu, że powierzchnia cienkiej płytki jest podatna na uszkodzenia, powodując mikropęknięcia i pękanie płytki podczas kolejnych operacji. Ponieważ szlifowanie tylnej strony płytki jest ostatnim etapem procesu obróbki, zakres, w jakim płytka musi zostać pocieniona, jest ograniczony przez proces WLP. Dlatego pakowanie na poziomie płytki jest traktowane jako rozszerzenie procesu produkcji płytek, a zakres odpowiednich etapów procesu pakowania powinien być uwzględniony podczas projektowania procesu produkcji płytek.

Niedopasowanie współczynników rozszerzalności cieplnej krzemu do podłoża montażowego jest istotną przyczyną uszkodzeń zmęczeniowych kulek lutowniczych w obudowach podczas testów cyklu termicznego i w warunkach rzeczywistych. Ponadto uszkodzenia te są ściśle związane z wytrzymałością poszczególnych komponentów. Im cieńszy chip, tym bardziej elastyczny, a odporność zmęczeniowa kulki lutowniczej ulegnie poprawie. Dlatego też, pocienienie wafla, a tym samym zmniejszenie jego grubości, jest jednym z ważnych działań poprawiających niezawodność wypukłości lutowniczych. Pocienienie wafla przed obróbką wafla może łatwo go odkształcić, a nawet złamać, co jest niepożądane. Pocienienie wafla po zakończeniu obróbki wafla w obudowie jest lepszą metodą, ale jest trudne do wdrożenia. Technologie i urządzenia do pocieniania wafli w obudowach waflowych są w fazie rozwoju.

Zalety opakowań na poziomie wafli

Obudowa na poziomie wafla oparta jest na technologii BGA i stanowi udoskonalony i udoskonalony CSP, który w pełni odzwierciedla techniczne zalety BGA i CSP. Ma wiele unikalnych zalet:

① Wydajność przetwarzania opakowań jest wysoka, a produkcja odbywa się w procesie produkcji masowej w postaci płytek;

② Ma zalety opakowań typu flip-chip, czyli jest lekkie, cienkie, krótkie i małe;

③Koszty urządzeń do produkcji opakowań na poziomie wafli są niskie, a sprzęt do produkcji na poziomie wafli może być w pełni wykorzystany bez konieczności inwestowania w budowę kolejnej linii produkcyjnej opakowań;

④Projektowanie układu scalonego i obudowy na poziomie wafli można rozpatrywać w sposób jednolity i wykonywać jednocześnie, co poprawi wydajność projektowania i obniży koszty projektowania;

⑤ W całym procesie pakowania płytek, począwszy od produkcji układów scalonych, poprzez pakowanie, aż po wysyłkę produktu do użytkowników, liczba ogniw pośrednich ulega znacznemu zmniejszeniu, a cykl ulega znacznemu skróceniu, co nieuchronnie prowadzi do redukcji kosztów;

⑥Koszt pakowania wafli jest ściśle związany z liczbą chipów na każdym waflu. Im więcej chipów na waflu, tym niższy koszt pakowania wafli. Opakowanie wafli to najmniejsze i najtańsze opakowanie. Technologia pakowania wafli to prawdziwa technologia pakowania chipów w masowej produkcji.

Zaletą technologii WLP jest to, że jest to technologia obudowy chip-scale (CSP), odpowiednia dla mniejszych układów scalonych. Dzięki zastosowaniu obudów równoległych i technologii testowania elektronicznego na poziomie wafla, może ona znacznie zmniejszyć powierzchnię chipa, jednocześnie zwiększając wydajność. Ponieważ operacje równoległe są wykorzystywane do połączeń chipów na poziomie wafla, koszt każdego wejścia/wyjścia może zostać znacznie obniżony. Ponadto, zastosowanie uproszczonych procedur testowania na poziomie wafla dodatkowo obniży koszty. Obudowy na poziomie wafla mogą być wykorzystywane do pakowania i testowania chipów na poziomie wafla.

Trendy rozwojowe technologii pakowania na poziomie wafli

Technologia pakowania na poziomie wafli musi dążyć do redukcji kosztów, ciągłego podnoszenia poziomu niezawodności i rozszerzania zakresu zastosowań w dużych układach scalonych. W zakresie technologii kulek lutowniczych (luteball balls), rozwijane będą technologie kulek lutowniczych bezołowiowych (Pb-free solder balls) oraz kulek lutowniczych o wysokiej zawartości ołowiu (High-Pb solder balls). Wraz z ciągłym wzrostem rozmiarów wafli układów scalonych i postępem technologii procesowej, producenci układów scalonych będą prowadzić badania i rozwijać nową generację technologii pakowania na poziomie wafli. Ta generacja technologii nie tylko spełni potrzeby wafli o średnicy φ300 mm, ale także dostosuje się do najnowszych wymagań technologii okablowania miedzianego i technologii dielektryków międzywarstwowych o niskiej stałej dielektrycznej. Ponadto istnieje również potrzeba poprawy odporności obudów na poziomie wafli na prąd i temperaturę. Technologia WLBI (testowanie i starzenie na poziomie wafli) to również ważny temat, który należy zbadać. Technologia WLBI polega na przeprowadzaniu testów elektrycznych i starzenia bezpośrednio na waflach układów scalonych, co ma ogromne znaczenie dla uproszczenia procesu i obniżenia kosztów produkcji obudów na poziomie wafli.

Sacco Mikro SLKOR Produkty Diody Schottky'ego

Wniosek

Technologia pakowania na poziomie wafli to tania, masowo produkowana technologia pakowania układów scalonych. Obudowa na poziomie wafli ma rozmiar układu scalonego i jest najmniejszym mikroukładem do montażu powierzchniowego. Ze względu na szereg zalet obudowy na poziomie wafli, technologia ta dynamicznie się rozwija, napędzana zapotrzebowaniem na miniaturyzację i niskie koszty nowoczesnych urządzeń elektronicznych. Obecnie technologia pakowania na poziomie wafli jest zazwyczaj odpowiednia dla układów o małych rozmiarach i niskiej liczbie wejść/wyjść. Branża musi również opracować nowe technologie, aby obniżyć koszty produkcji i opracować obudowy na poziomie wafli dla układów o dużych rozmiarach oraz obudowy na poziomie wafli z matrycą kulkową o drobnym rozstawie.

Wybierając typ obudowy dla nowoczesnych urządzeń elektronicznych, ważne jest spełnienie wymagań projektowych przy jednoczesnej minimalizacji kosztów. Obecny poziom obudów na poziomie wafla to jedynie alternatywny rodzaj obudowy. Nadal wiele pozostaje do zrobienia, aby technologia pakowania na poziomie wafla stała się w przyszłości powszechną technologią produkcji produktów wielkoseryjnych i o szerokim zakresie zastosowań. Połączenie projektowania układów półprzewodnikowych i obudów WLP niewątpliwie przyniesie korzyści w zakresie projektowania układów WLP i poprawi ich wydajność. W technologii WLP, ponieważ etapy pakowania wszystkich urządzeń na waflu są wykonywane jednocześnie, przetwarzanie wsadowe może obniżyć koszty pakowania. (Niniejszy artykuł pochodzi z publikacji „Special Equipment for the Electronic Industry”)

Załącznik: Różnica między Fan-in i Fan-out

Z punktu widzenia parametrów technicznych, obudowy na poziomie wafli dzielą się głównie na dwa typy: Fan-in i Fan-out. Tradycyjne obudowy WLP wykorzystują głównie typ Fan-in i są stosowane w układach scalonych o małej liczbie pinów. Jednak wraz ze wzrostem liczby pinów wyjściowych sygnału w układach scalonych, wymagania dotyczące odstępu między wyprowadzeniami (Ball Pitch) stają się bardziej rygorystyczne. Ponadto, konstrukcja płytki drukowanej (PCB) wymaga dostosowania rozmiaru obudowy po umieszczeniu układu scalonego oraz położenia wyprowadzeń sygnału. W związku z tym opracowano różne nowe typy obudów WLP, takie jak rozproszone (Fan-out) oraz Fan-in plus Fan-out. Proces produkcyjny odchodzi nawet od tradycyjnej koncepcji obudów WLP.

Według Zhou Xiaoyanga, prezesa Amkor China: Rozmiar układu scalonego w obudowie Fan-in jest taki sam, jak rozmiar produktu w płaszczyźnie dwuwymiarowej, a układ ma wystarczającą powierzchnię, aby pomieścić wszystkie interfejsy wejścia/wyjścia. Gdy rozmiar układu scalonego nie wystarcza do umieszczenia wszystkich interfejsów wejścia/wyjścia, wymagane jest zastosowanie Fan-out. Oczywiście, standardowy Fan-out dodaje również elementy aktywne i/lub pasywne, tworząc SIP, jednocześnie zwiększając powierzchnię.

Porozmawiajmy najpierw o typie wentylatorowym.

Według raportu Mammes Consulting, technologia pakowania w opakowaniach typu „fan-in” została z powodzeniem wdrożona i od ponad dziesięciu lat cieszy się niesłabnącym zainteresowaniem. Nadal pozostaje atrakcyjna dzięki swojemu unikalnemu, niezrównanemu połączeniu najmniejszych rozmiarów opakowań i niskich kosztów. Dzięki tym zaletom stopniowo wkroczyła na rynek urządzeń przenośnych i tabletów, gdzie liczy się przede wszystkim rozmiar, i nadal utrzymuje silną pozycję w tej branży. Szacuje się, że ponad 90% technologii pakowania w opakowaniach typu „fan-in” jest obecnie wykorzystywane w telefonach komórkowych. Jeśli chodzi o zastosowanie technologii pakowania w opakowaniach typu „fan-in”, ponad 30% wszystkich smartfonów z wyższej półki korzysta obecnie z opakowań typu „fan-in”. Oznacza to, że technologia pakowania w opakowaniach typu „fan-in” wciąż przeżywa swój złoty okres w branży telefonów komórkowych.

Chociaż tempo wzrostu technologii pakowania typu „fan-in” było dotychczas stabilne, zmiany na globalnym rynku półprzewodników i rosnąca niepewność co do przyszłych zastosowań nieuchronnie wpłyną na perspektywy rozwoju tej technologii. Wraz ze spadkiem wzrostu sprzedaży smartfonów z 35% w 2013 roku do 8% w 2016 roku, a następnie spadkiem do 6% do 2020 roku, rynek smartfonów staje się coraz bardziej nasycony, co jest głównym obszarem zastosowania technologii pakowania typu „fan-in”. Chociaż przewidywany wysoki wzrost nie napawa optymizmem, smartfony nadal stanowią główną siłę napędową rozwoju branży półprzewodników, a sprzedaż smartfonów ma osiągnąć 2 miliardy sztuk w 2020 roku.

Obecnie głównymi urządzeniami w obudowach typu „fan-in” są zintegrowane komponenty WiFi/BT (bezprzewodowa sieć LAN, Bluetooth), transceivery, układy scalone PMIC (zarządzanie energią) oraz przetwornice DC/DC (stanowiące około 50% całości), a także różnorodne urządzenia cyfrowe, analogowe i sygnałowe, w tym MEMS i czujniki obrazu. Największym wyzwaniem, z jakim technologia pakowania typu „fan-in” może się zmierzyć w przyszłości, może być integracja funkcji urządzeń w obudowach systemowych. Poniższy rysunek przedstawia wpływ wzrostu liczby opakowań systemowych na liczbę przesyłek w obudowach typu „fan-in”. Ich ogólny skumulowany roczny wskaźnik wzrostu spadł z 9% do 6%. Niniejszy raport zawiera szczegółową analizę wzrostu liczby opakowań systemowych i jego wpływu na opakowania typu „fan-in”.

Jeśli chodzi o rynek układów scalonych typu fan-in, statystyki z 2015 roku pokazują, że outsourcing obudów i testowania półprzewodników zajmuje znaczącą pozycję na rynku, w tym producent IDM (TI, Texas Instruments) oraz odlewnia (TSMC, TSMC). Firma STATS ChipPAC odnotowała znaczny skok rozwojowy po przejęciu przez JCET. Jeśli chodzi o projektowanie, Qualcomm i Broadcom mają 50% udziału w całym rynku układów scalonych typu fan-in.

W ostatnich latach rynek koncentrował się głównie na rozwoju technologii pakowania wafli w technologii „fan-out”. Jednak technologia pakowania „fan-in” wytyczyła sobie własną ścieżkę rozwoju i plan działania. Oprócz dalszej ekspansji, może ona nadal wprowadzać inne rodzaje innowacyjnych technologii, takie jak sześciostronna ochrona formy. Niniejszy raport zawiera szczegółową analizę dwóch planów rozwoju technologii pakowania „fan-in”: jednego dla produkcji wielkoseryjnej (HVM), a drugiego dla gotowości produkcyjnej. Mapa ścieżki obejmuje liczniki I/O, stosunek długości do szerokości (L/S), skok wypukłości (bump pitch), grubość obudowy, wymiary itp. Ponadto raport analizuje technologię pakowania „fan-in” z perspektywy wykorzystania węzłów technologii układów scalonych (IC) i dalszej rozbudowy front-endu układów scalonych „fan-in”. Chociaż ścieżka produkcyjna HVM technologii pakowania „fan-in” rozwija się wolniej niż technologia pakowania „fan-out”, technologia pakowania „fan-in” ma zdolność do spełnienia warunków ekspansji większości opakowań „fan-out” i oferuje łatwo dostępną ścieżkę rozwoju gotową do produkcji.

Następnie omówimy typ rozgałęziony.

W obudowach typu „fan-out” stosuje się metodę wyciągania przewodów, która jest stosunkowo tania; w obudowach typu „fan-out” można umieścić wiele różnych układów scalonych, podobnie jak w przypadku WLP, co jest równoważne ze zmniejszeniem grubości jednej warstwy obudowy. Umieszczenie wielu układów scalonych jest równoważne z wyeliminowaniem obudowy wielowarstwowej, co pomaga obniżyć koszty dla klienta. Jedynym czynnikiem wpływającym na koszt układów scalonych jest obecnie rozmiar układu scalonego.

Od 2013 roku największe światowe fabryki zajmujące się pakowaniem i testowaniem smartfonów aktywnie zwiększają moce produkcyjne FOWLP, głównie po to, by sprostać surowym wymogom kosztowym rynku smartfonów ze średniej i niskiej półki cenowej. Ponieważ FOWLP nie wymaga stosowania płyt nośnych, pozwala zaoszczędzić prawie 30% kosztów pakowania, a grubość opakowania jest również mniejsza, co przyczynia się do poprawy konkurencyjności produktów producentów układów scalonych.

Raport Memes Consulting pokazuje, że rok 2016 jest punktem zwrotnym na rynku opakowań typu „fan-out”. Dołączenie Apple i TSMC zmieniło status zastosowania tej technologii i może sprawić, że rynek stopniowo zacznie akceptować technologię opakowań typu „fan-out”. Rynek opakowań typu „fan-out” można podzielić na dwa typy:

- „Główny” rynek obudów typu fan-out, obejmujący aplikacje jednoukładowe, takie jak pasma podstawowe, zarządzanie energią i transceivery RF. Rynek ten jest głównym obszarem zastosowań rozwiązań typu fan-out na poziomie płytek krzemowych i utrzyma stabilny trend wzrostu.

Rynek „wysokiej gęstości” w zakresie obudów typu fan-out rozpoczął się od APE firmy Apple, obejmującego procesory, pamięci i inne aplikacje o większej objętości danych wejściowych i wyjściowych. Rynek ten charakteryzuje się większą niepewnością i wymaga nowych, zintegrowanych rozwiązań oraz wysokowydajnych rozwiązań w zakresie obudów typu fan-out. Ma on jednak ogromny potencjał.

Ponieważ technologia pakowania typu „fan-out” ma ogromny potencjał dla rynków o „wysokiej gęstości” i rynków „kluczowych” o stabilnym wzroście, oczekuje się, że łańcuch dostaw w tym obszarze będzie intensywnie inwestował w możliwości pakowania typu „fan-out”. Niektórzy producenci są już w stanie oferować opakowania typu „fan-out” na poziomie wafla, ale wielu innych wciąż znajduje się na etapie rozwoju platform do pakowania typu „fan-out”, aby wejść na rynek opakowań typu „fan-out” i poszerzyć swoje portfolio produktów.

Oprócz TSMC, STATS ChipPAC (Singapore STATS ChipPAC) skorzysta ze wsparcia JCET (Jiangsu Changdian Technology) w celu dalszych inwestycji w rozwój technologii pakowania fan-out (na początku 2015 r. Jiangsu Changdian Technology nabyło Singapore STATS ChipPAC za kwotę 780 mln USD); ASE (ASE Group) nawiązało dogłębną współpracę z Deca Technologies (w maju 2016 r. Deca Technologies Technologies otrzymało 60 mln USD inwestycji od ASE Group, a ASE Group uzyskało od Deca Technologies technologię pakowania wafli fan-out serii M oraz autoryzację procesu); Amkor (Ankor Technology), SPIL (Silicon Products Technology) i Powertech (Powertech) dążą do przyszłej produkcji masowej i znajdują się na etapie rozwoju technologii pakowania fan-out. Samsung wydaje się pozostawać w tyle, jeśli chodzi o podejmowanie decyzji o tym, jak konkurować.

Biorąc pod uwagę pojemność rynku, opakowania wachlarzowe utrzymują średnioroczną stopę wzrostu na poziomie 56%, co w przyszłości zapewni szerokie perspektywy producentom opakowań i testów.

Jednak ta nowa technologia nadal będzie stawiać czoła poważnym wyzwaniom w przyszłości. Zhou Xiaoyang, prezes Amkor China, powiedział, że technologia Fan-out będzie cieszyła się dużym popytem w zastosowaniach wymagających mniejszych, cieńszych i szybszych podzespołów. Obecny koszt Fan-out jest stosunkowo wysoki i wymaga dalszej optymalizacji technicznej. Oprócz technologii opartej na płytkach półprzewodnikowych, wielu producentów opracowuje również technologię opartą na panelach.

Obecnie TSMC jest również jednym z głównych promotorów technologii Fan-out, podczas gdy Amkor i inne duże firmy zajmujące się pakowaniem i testowaniem również oferują różne formy unikalnych technologii Fan-out. Relatywnie rzecz biorąc, obecna technologia Fan-out nie jest jeszcze bardzo rozwinięta, a jej wydajność i niezawodność wymagają dalszej poprawy.

Uwaga: Niniejszy artykuł został przedrukowany z Internetu i służy ochronie praw własności intelektualnej. Prosimy o podanie oryginalnego źródła i autora przy przedruku. W przypadku naruszenia prosimy o kontakt w celu usunięcia artykułu.

Numer telefonu firmy: +86-0755-83044319
Faks/FAKS: +86-0755-83975897
E-mail: 1615456225@qq.com
QQ: 3518641314 Menedżer Li

QQ: 332496225 Menedżer Qiu

Adres: Pokój 809, Budynek C, Budynek Technologii Zhantao, nr 1079 Minzhi Avenue, Nowa Dzielnica Longhua, Shenzhen