परंपरागत रूप से, आईसी चिप और बाहरी वातावरण के बीच विद्युत कनेक्शन चिप पर मौजूद इनपुट/आउटपुट को पैकेज कैरियर से जोड़ने के लिए धातु के तारों का उपयोग करके, बॉन्डिंग और पैकेज पिन के माध्यम से किया जाता है। आईसी चिप्स के फीचर आकार के सिकुड़ने और एकीकरण पैमाने के विस्तार के साथ, इनपुट/आउटपुट की दूरी लगातार कम होती जाती है और उनकी संख्या बढ़ती जाती है। जब इनपुट/आउटपुट की दूरी 70 μm से कम हो जाती है, तो वायर बॉन्डिंग तकनीक अनुपयोगी हो जाती है और नए तकनीकी तरीकों की तलाश करनी पड़ती है। वेफर-स्तरीय पैकेजिंग तकनीक पतली फिल्म पुनर्वितरण प्रक्रियाओं का उपयोग करती है ताकि इनपुट/आउटपुट को आईसी चिप की पूरी सतह पर वितरित किया जा सके, न कि केवल संकीर्ण आईसी चिप के परिधीय क्षेत्र तक सीमित रखा जा सके, जिससे उच्च-घनत्व, महीन-पिच इनपुट/आउटपुट चिप्स की विद्युत कनेक्शन समस्या का समाधान हो जाता है।

कई नई पैकेजिंग तकनीकों में से, वेफर-स्तरीय पैकेजिंग तकनीक सबसे नवीन है और दुनिया भर में सबसे अधिक ध्यान आकर्षित करती है। यह पैकेजिंग तकनीक में क्रांतिकारी प्रगति का प्रतीक है। वेफर-स्तरीय पैकेजिंग तकनीक में वेफर्स को प्रसंस्करण वस्तु के रूप में उपयोग किया जाता है। कई चिप्स को वेफर पर पैक किया जाता है, उनकी आयु निर्धारित की जाती है, परीक्षण किया जाता है और अंत में उन्हें अलग-अलग उपकरणों में काटा जाता है। यह पैकेज के आकार को आईसी चिप के आकार तक कम कर देता है और उत्पादन लागत को काफी कम कर देता है। वेफर-स्तरीय पैकेजिंग तकनीक के फायदों के कारण, इसके प्रकट होते ही इसे बहुत अधिक ध्यान मिला और इसने तेजी से विकास और व्यापक अनुप्रयोग हासिल किया। मोबाइल फोन जैसे पोर्टेबल उत्पादों में, वेफर-स्तरीय पैकेजित ईपीआरओएम, आईपीडी (एकीकृत निष्क्रिय उपकरण), एनालॉग चिप्स और अन्य उपकरणों का व्यापक रूप से उपयोग किया जाता है। वेफर-स्तरीय पैकेजिंग का उपयोग करने वाली उपकरण श्रेणियों की संख्या बढ़ रही है, और वेफर-स्तरीय पैकेजिंग तकनीक तेजी से विकसित हो रही एक नई तकनीक है।

वेफर-स्तरीय पैकेजिंग की प्रयोज्यता में सुधार करने और इसके अनुप्रयोग क्षेत्र का विस्तार करने के लिए, लोग औद्योगीकरण प्रक्रिया के दौरान उत्पन्न होने वाली समस्याओं को हल करते हुए विभिन्न नई तकनीकों पर शोध और विकास कर रहे हैं, और वेफर-स्तरीय पैकेजिंग प्रौद्योगिकी की वर्तमान स्थिति, अनुप्रयोग और विकास पर शोध कर रहे हैं।

वेफर स्तर पैकेजिंग

मोबाइल फोन के लिए पैसिव ऑन-चिप सेंसर और पावर ट्रांसमिशन आईसी जैसे कम गति वाले इनपुट/आउटपुट (लो-आई/ओ) और कम गति वाले ट्रांजिस्टर घटकों के निर्माण से WLP का प्रारंभिक विकास हुआ। वर्तमान में, WLP विकास के चरण में है। ब्लूटूथ, जीपीएस (ग्लोबल पोजिशनिंग सिस्टम) घटक और साउंड कार्ड जैसे अनुप्रयोगों के कारण इसकी मांग धीरे-धीरे बढ़ रही है। जब यह 3G मोबाइल फोन उत्पादन चरण तक पहुंचेगा, तो उम्मीद है कि टीवी ट्यूनर, एफएम ट्रांसमीटर और स्टैक मेमोरी सहित विभिन्न नए मोबाइल फोन कंटेंट अनुप्रयोग WLP के विकास के लिए एक और प्रेरक बनेंगे। जैसे-जैसे स्टोरेज डिवाइस निर्माता धीरे-धीरे WLP को अपनाना शुरू करेंगे, इससे पूरे उद्योग में क्रांतिकारी बदलाव आएंगे।

वर्तमान में, वेफर-स्तरीय पैकेजिंग तकनीक का व्यापक रूप से फ्लैश मेमोरी, ईईप्रोम, हाई-स्पीड डीआरएएम, एसआरएएम, एलसीडी ड्राइवर, रेडियो फ्रीक्वेंसी उपकरण, लॉजिक उपकरण, पावर/बैटरी प्रबंधन उपकरण और एनालॉग उपकरणों (वोल्टेज रेगुलेटर, तापमान सेंसर, कंट्रोलर, ऑपरेशनल एम्पलीफायर, पावर एम्पलीफायर) जैसे क्षेत्रों में उपयोग किया जाता है। वेफर-स्तरीय पैकेजिंग मुख्य रूप से दो बुनियादी तकनीकों का उपयोग करती है: फिल्म पुनर्वितरण तकनीक और बम्प निर्माण। पहली तकनीक का उपयोग चिप की परिधि के साथ वितरित सोल्डर क्षेत्रों को चिप की सतह पर एक समतल सरणी में वितरित बम्प सोल्डर क्षेत्रों में परिवर्तित करने के लिए किया जाता है। दूसरी तकनीक का उपयोग बम्प पैड क्षेत्र पर बम्प बनाकर सोल्डर बॉल सरणी बनाने के लिए किया जाता है।

पतली फिल्म पुनर्वितरण डब्ल्यूएल-सीएसपी

मेम्ब्रेन रीडिस्ट्रिब्यूशन WL-CSP आज सबसे अधिक उपयोग की जाने वाली प्रक्रिया है। इसकी कम लागत के कारण, यह उच्च मात्रा वाले, पोर्टेबल उत्पाद बोर्ड-स्तरीय अनुप्रयोग विश्वसनीयता मानकों की आवश्यकताओं के लिए अत्यंत उपयुक्त है। अन्य WLP की तरह, थिन-फिल्म रीडिस्ट्रिब्यूशन WL-CSP के वेफर्स का निर्माण भी पारंपरिक वेफर प्रक्रियाओं का उपयोग करके किया जाता है। वेफर्स को WLP आपूर्तिकर्ता को भेजने से पहले, सर्किटों को वर्गीकृत करने और योग्य सर्किटों के वेफर आरेख बनाने के लिए उनका परीक्षण किया जाता है। वेफर्स को रीडिस्ट्रिब्यूट करने से पहले, डिवाइस के लेआउट का मूल्यांकन यह पुष्टि करने के लिए किया जाना चाहिए कि वेफर सोल्डर बॉल रीडिस्ट्रिब्यूशन के लिए उपयुक्त है या नहीं।

एक सामान्य पुनर्वितरण प्रक्रिया में, अंतिम सोल्डर बम्प्स एक एरिया ऐरे लेआउट में व्यवस्थित होते हैं। इस प्रक्रिया में, BCB का उपयोग पुनर्वितरण डाइइलेक्ट्रिक परत के रूप में, Cu का उपयोग पुनर्वितरण कनेक्शन धातु के रूप में, बम्प बॉटम मेटल लेयर (UBM) को जमा करने के लिए स्पटरिंग का उपयोग, और सोल्डर पेस्ट जमा करने और रीफ्लो के लिए स्क्रीन प्रिंटिंग का उपयोग किया जाता है। अंतरधात्विक रासायनिक प्रतिक्रियाओं को कम करने और इंटरकनेक्शन की विश्वसनीयता में सुधार करने के लिए बॉटम मेटल लेयर प्रक्रिया अत्यंत महत्वपूर्ण है। 

पुनर्वितरण प्रक्रिया में डिवाइस की सतह पर I/O पैड को पुनर्व्यवस्थित किया जाता है। चित्र 3 में बॉन्डेड फ्लैश मेमोरी पर पुनर्वितरण की स्थिति दर्शाई गई है। जैसा कि चित्र में देखा जा सकता है, फ्लैश मेमोरी चिप के चारों ओर के मूल पैड को बम्प्स की एक सरणी में परिवर्तित कर दिया गया है। इस उदाहरण में, डिवाइस की सतह पर दो डाइइलेक्ट्रिक परतों का उपयोग किया गया है, जिनके बीच में I/O वितरण को बदलने के लिए एक पुनर्वितरण मेटलाइज़ेशन परत लगाई गई है। इस प्रक्रिया के बाद, सोल्डर बॉल बम्प्स की इलेक्ट्रोप्लेटिंग की जाती है, और चिप एक WLP उत्पाद बन जाती है।

वायर बॉन्ड पैड डिज़ाइन को सोल्डर बॉल ऐरे पैड में पुनर्वितरित करने का नुकसान यह है कि परिणामी WLP उत्पाद डिवाइस डिज़ाइन, निर्माण या विनिर्माण लागत के मामले में इष्टतम होने की संभावना नहीं है। हालांकि, एक बार जब यह तकनीकी रूप से संभव सिद्ध हो जाता है, तो सर्किट को इस तरह से पुन: डिज़ाइन किया जा सकता है कि बाहरी पुनर्वितरण को समाप्त किया जा सके। यह स्थिति सर्वसम्मत हो चुकी है। इस उद्देश्य के लिए, एक द्वि-चरणीय निर्धारण प्रक्रिया विशेष रूप से परिभाषित की गई है। अगली पीढ़ी के परिवर्तनों में चिप की अंतिम धातु परत के भीतर पुनर्वितरण परतों का एकीकरण, या प्रदर्शन में सुधार के लिए सबसे छोटी सिग्नल लाइनों का एक नया डिज़ाइन शामिल हो सकता है।

सैको माइक्रो SLKOR उत्पाद रैखिक वोल्टेज नियामक चिप SL78L05

पुनर्रचना के लिए नए सॉफ़्टवेयर टूल जोड़ने की आवश्यकता हो सकती है। पुनर्रचना की गई सिग्नल, पावर और ग्राउंड लाइनें निर्माण में बहुत सस्ती हैं क्योंकि इनमें अतिरिक्त पुनर्वितरण चरण और संबंधित प्रक्रियाएं शामिल नहीं हैं। सिलिकॉन वेफर के समतलीकरण के लिए पॉलिमर का उपयोग किया जाता है, जो चिप को आवश्यक सुरक्षा प्रदान करता है और मानक सतह कोटिंग के रूप में भी काम करता है। थिन-फिल्म पुनर्वितरण (WLP) के लिए, एकल-परत पॉलिमर WLP दृष्टिकोण अधिक लागत प्रभावी डिज़ाइन है।

वेफर-स्तर के माइक्रोबम्प्स का निर्माण

50 वर्ष पूर्व अपनी स्थापना के बाद से, वायर बॉन्डिंग को एक बहुमुखी और विश्वसनीय इंटरकनेक्ट तकनीक माना जाता रहा है। हालांकि, मोबाइल संचार, इंटरनेट ई-कॉमर्स वायरलेस एक्सेस सिस्टम, ब्लूटूथ सिस्टम और अंब्रेला पोजिशनिंग सिस्टम (जीपीएस) तकनीक के तीव्र विकास के साथ, मोबाइल फोन उच्च-घनत्व मेमोरी के सबसे मजबूत और सबसे तेजी से बढ़ते चालक बन गए हैं। वे उच्च-घनत्व मेमोरी के तकनीकी चालक के रूप में पीसी की जगह ले रहे हैं। कम लागत, छोटे आकार, उच्च गति वाले उपकरण प्रदर्शन, लंबी बैटरी लाइफ, बेहतर ऊष्मा अपव्यय, पर्यावरण-अनुकूल प्रक्रियाओं और उच्च डिवाइस विश्वसनीयता की मांग ने डिजाइनरों को पारंपरिक वायर बॉन्डिंग तकनीक को बदलने के लिए फ्लिप-चिप बम्प इंटरकनेक्ट तकनीक की ओर ध्यान देने के लिए प्रेरित किया है।

लेड-टिन बम्प तकनीक के विकास का प्रमुख तकनीकी प्रेरक बल उपकरणों के आकार में लगातार हो रही कमी है। 130 एनएम प्रौद्योगिकी मानक के तहत, लगभग 30% लॉजिक चिप्स को बम्प तकनीक की आवश्यकता होती है। हालांकि, 90 एनएम प्रौद्योगिकी मानक के तहत, यह आंकड़ा बढ़कर 60% हो गया। जब 65 एनएम उपकरणों का बड़े पैमाने पर उत्पादन शुरू हुआ, तो गोल्ड बम्प तकनीक की मांग 80% से अधिक हो गई।

डब्ल्यूएलपी, बीजीए तकनीक पर आधारित है और सीएसपी का एक उन्नत और बेहतर संस्करण है। कुछ लोग डब्ल्यूएलपी को वेफर-लेवल चिप साइज पैकेजिंग (डब्ल्यूएलपी-सीएसपी) भी कहते हैं। यह न केवल बीजीए और सीएसपी के तकनीकी लाभों को पूरी तरह से दर्शाता है, बल्कि पैकेजिंग तकनीक में एक क्रांतिकारी बदलाव भी लाता है। वेफर-लेवल पैकेजिंग तकनीक बड़े पैमाने पर उत्पादन प्रक्रिया निर्माण तकनीक को अपनाती है, जिससे पैकेजिंग का आकार आईसी चिप्स के आकार तक कम हो जाता है, उत्पादन लागत में काफी कमी आती है और पैकेजिंग तथा चिप निर्माण का एकीकरण होता है, जो चिप निर्माण और चिप पैकेजिंग उद्योगों के बीच के अलगाव को पूरी तरह से बदल देगा। वेफर-लेवल पैकेजिंग तकनीक के महत्व के कारण ही, इसके उद्भव के बाद से इस पर बहुत ध्यान दिया गया है और इसने तेजी से विकास और व्यापक अनुप्रयोग हासिल किया है।

अंडर-बम्प मेटलाइज़ेशन (यूबीएम)

फ्लिप-चिप इंटरकनेक्शन में, यूबीएम परत आईसी पर धातु पैड और सोने या सोल्डर बम्प्स के बीच महत्वपूर्ण इंटरफ़ेस परत होती है। यह परत फ्लिप-चिप पैकेजिंग तकनीक के प्रमुख तत्वों में से एक है और चिप के सर्किट और सोल्डर बम्प दोनों को उच्च-विश्वसनीय विद्युत और यांत्रिक कनेक्शन प्रदान करती है। बम्प्स और आई/ओ पैड के बीच की यूबीएम परत को धातु पैड और वेफर पैसिविशन परतों के साथ पर्याप्त रूप से अच्छी तरह चिपकना चाहिए; बाद के प्रक्रिया चरणों के दौरान धातु पैड की सुरक्षा करनी चाहिए; धातु पैड और बम्प्स के बीच कम संपर्क प्रतिरोध बनाए रखना चाहिए; धातु पैड और बम्प्स के बीच एक प्रभावी प्रसार अवरोधक के रूप में कार्य करना चाहिए; और सोल्डर बम्प या गोल्ड बम्प जमाव के लिए एक सीड लेयर के रूप में कार्य करना चाहिए।

अंडर-बंप मेटलाइज़ेशन (UBM) परत आमतौर पर वेफर की पूरी सतह पर धातु की कई परतें जमा करके बनाई जाती है। UBM परतें जमा करने के लिए वाष्पीकरण, इलेक्ट्रोलेस प्लेटिंग और स्पटर डिपोजिशन जैसी तकनीकों का उपयोग किया जाता है। उन्नत पैकेजिंग में, लागत और तकनीक दोनों ही दृष्टियों से वेफर बंपिंग महत्वपूर्ण है। वेफर बंप उत्पादन में, धातु जमाव कुल लागत का 50% से अधिक होता है। वेफर बंप उत्पादन में धातु जमाव के सबसे सामान्य चरण अंडर-बंप मेटलाइज़ेशन (UBM) का जमाव और स्वयं बंपों का जमाव हैं, जो आमतौर पर इलेक्ट्रोप्लेटिंग प्रक्रिया द्वारा किए जाते हैं।

इलेक्ट्रोप्लेटिंग तकनीक से बेहद संकीर्ण बम्प पिच प्राप्त की जा सकती है और उच्च उत्पादन क्षमता बनाए रखी जा सकती है। इसके अलावा, इस तकनीक के अनुप्रयोगों की एक विस्तृत श्रृंखला है और यह विभिन्न आकारों, पिचों और ज्यामितीय आकृतियों के बम्प का उत्पादन कर सकती है। वेफर बम्प उत्पादन में इलेक्ट्रोप्लेटिंग तकनीक का उपयोग तेजी से बढ़ रहा है और यह सबसे व्यावहारिक समाधान बन गया है।

सबसे पहले, वेफर पर यूबीएम परत पूरी की जाती है। फिर गाढ़ी गोंद जमा की जाती है और प्रकाश के संपर्क में लाई जाती है, जिससे इलेक्ट्रोप्लेटिंग सोल्डर के लिए एक टेम्पलेट बनता है। प्लेटिंग के बाद, फोटोरेसिस्ट को हटा दिया जाता है और उजागर यूबीएम परत को एचिंग द्वारा हटा दिया जाता है। अंतिम प्रक्रिया सोल्डर बॉल बनाने के लिए रिफ्लो है। माइक्रोबम्प्स बनाने के लिए इलेक्ट्रोप्लेटिंग की विस्तृत प्रक्रिया इस प्रकार है:

▲वेफर पर बीज प्रवाहकीय परत की धातु परत को वाष्पीकृत/स्पटर करें;
▲ वेफर पर फोटोरेसिस्ट की एक परत को स्पिन-कोट करें;
▲फोटोलिथोग्राफी इलेक्ट्रोड विंडो ऐरे पैटर्न;
▲फोटोरेसिस्ट में छोटे-छोटे छेदों के माध्यम से धातु के सूक्ष्म-अंतर्निहित पिंडों पर चढ़ावा चढ़ाना;
▲फोटोरेसिस्ट हटाएँ;
▲बीज क्रिस्टल की उजागर चालक परत को उत्कीर्ण करें।
▲धातु की जड़ाई पर फोटोरेसिस्ट की एक मोटी परत चढ़ाएं;
▲Au उभारों को उत्कीर्ण करें;
▲धातु की जड़ाई के उभरे हुए हिस्से को दिखाने के लिए गाढ़े गोंद के एक हिस्से को खुरच कर हटा दें;
▲इलेक्ट्रोप्लेटिंग Au बम्प्स;
▲इनले के ऊपर Au या Cu की एक बहुत पतली परत जमा करें।

समतलता का तात्पर्य वेफर के भीतर सभी उभारों की ऊँचाई में एकरूपता से है, जिसकी फ्लिप-चिप बॉन्डिंग प्रक्रिया में सख्त आवश्यकताएँ होती हैं। फ्लिप-चिप बॉन्डिंग में, उभारों की ऊँचाई में भिन्नता बल के असमान वितरण, चिप के विखंडन और विद्युत प्रवाह में रुकावट का कारण बन सकती है। उभारों की समतलता के लिए एक सामान्य आवश्यकता यह है कि पूरी चिप में उभारों की ऊँचाई का अंतर 5 μm से अधिक नहीं होना चाहिए।

मोटी फिल्म लिथोग्राफी

फाइन-पिच वेफर बम्पिंग, लीड पैड रीडिस्ट्रिब्यूशन और इंटीग्रेटेड पैसिव कंपोनेंट्स जैसी वेफर-स्तरीय प्रक्रिया प्रौद्योगिकियाँ कई अनुप्रयोगों के लिए सुविधाजनक समाधान प्रदान करती हैं। वर्तमान में, कई आईसी और एमईएमएस उपकरणों में इन तकनीकों का उपयोग किया जा रहा है। इन तकनीकों का उपयोग करके, उपकरणों को वेफर स्तर पर पैकेज और परीक्षण किया जा सकता है, जिसके बाद डाइसिंग प्रक्रियाएँ की जाती हैं। आमतौर पर उन्नत पैकेजिंग तकनीक में 5 से 100 μm की थिक फिल्म प्रक्रियाएँ शामिल होती हैं, जैसे थिक ग्लू स्पिन कोटिंग, सतह पर बड़े उतार-चढ़ाव के साथ थिक ग्लू का एकसमान एक्सपोजर, और बहुत खड़ी थिक ग्लू साइडवॉल प्राप्त करना। समान आवर्धन वाला फुल-फील्ड एक्सपोजर सिस्टम एक ऐसा उपकरण समाधान है जो इस मांग को पूरा कर सकता है। इसकी उच्च आउटपुट क्षमता और कम सेल्फ-अलाइनमेंट लागत इसे थिक फिल्म लिथोग्राफी के क्षेत्र में प्रोजेक्शन स्टेपर के लिए सबसे प्रतिस्पर्धी प्रणाली बनाती है।

वेफर-स्तरीय पैकेजिंग प्रक्रियाओं में मेटलाइज़ेशन, फोटोलिथोग्राफी, डाइइलेक्ट्रिक डिपोजिशन और थिक फिल्म फोटोरेसिस्ट स्पिन कोटिंग, सोल्डर डिपोजिशन और रिफ्लो सोल्डरिंग शामिल हैं। पैटर्न बनाने की प्रक्रिया में आमतौर पर बम्प्स के आधार के रूप में काम करने वाली अंडर-बम्प मेटलाइज़ेशन (UBM) परत बनाने के लिए धातु की कई परतों का उपयोग किया जाता है। बम्प्स और वेफर के बीच कनेक्शन की चालकता बहुत अच्छी होनी चाहिए, और पैसिवेशन परत और बम्प्स के नीचे की धातु परत में अच्छा आसंजन होना चाहिए। फोटोरेसिस्ट पैटर्न बनाने की मानक प्रक्रिया में सफाई, ग्लू कोटिंग, प्री-बेकिंग, एक्सपोज़र, पोस्ट-बेकिंग, डेवलपमेंट और फिल्म हार्डनिंग शामिल हैं। प्रत्येक प्रक्रिया चरण में मापदंडों का एक सेट परिभाषित करना आवश्यक है, जो बाद की प्रक्रियाओं को प्रभावित करेगा। फोटोरेसिस्ट पर पैटर्न बनने के बाद, इलेक्ट्रोप्लेटिंग या वाष्पीकरण के माध्यम से सोल्डर या सोने से छेद भरे जाते हैं। अगला चरण फोटोरेसिस्ट को हटाना और स्तंभनुमा बम्प्स को गोलाकार बम्प्स में बदलने के लिए ओवन में रिफ्लो प्रक्रिया करना है।

सैको माइक्रो SLKOR उत्पाद पीएनपी ट्रांजिस्टर

चिप पर फोटोरेसिस्ट की एक मोटी परत धातु सोल्डर जोड़ों के माइक्रो-मोल्ड बनाने के लिए मास्क का काम करेगी। इस पुनर्वितरण कोटिंग को बम्प पैटर्न में या परिधि पैड और क्षेत्र-वितरित पैड सरणियों के बीच कनेक्शन के रूप में लगाया जा सकता है। ये सरणियाँ 5 से 100 माइक्रोमीटर मोटी पॉलीसिलिकॉन फिल्मों से बनी होती हैं जिनमें विभिन्न विद्युत, रासायनिक, यांत्रिक और ऊष्मीय गुण होते हैं। पुनर्वितरण क्षेत्र के ट्रेस को अलग करने के लिए उच्च शक्ति, उच्च ऊष्मीय स्थिरता और कम इन्सुलेशन गुणांक वाले पदार्थों की आवश्यकता होती है। इन पदार्थों को सफलतापूर्वक विकसित किया जा चुका है। एक प्रकार का पदार्थ पॉलीइमाइड कहलाता है (जैसे कि ड्यूपॉन्ट द्वारा विकसित PI श्रृंखला), और दूसरा इन्सुलेटिंग पदार्थ संयुक्त राज्य अमेरिका की डॉव केमिकल्स का साइक्लोटीन (BCB) है। PI और BCB का व्यापक रूप से फ्लिप चिप बम्प पैकेजिंग और अन्य पैकेजिंग प्रक्रियाओं में उपयोग किया जाता है।

थिक-फिल्म फोटोरेसिस्ट पैड, बम्प्स और अंडर-बॉल मेटल लेयर संरचनाओं का उपयोग करने वाले माइक्रो-फीचर्ड मोल्ड, वुड लेयर कोटिंग (डब्ल्यूएलपी) में विभिन्न आवश्यकताओं को पूरा कर सकते हैं। हालांकि आमतौर पर उपयोग किए जाने वाले मेटलाइज़ेशन पदार्थ टिन-लेड, सोना और तांबा हैं, लेकिन कई अन्य पदार्थों का भी उपयोग किया जा सकता है। मानकीकृत अनुप्रयोगों में उपयोग किए जाने वाले पदार्थों के लिए उच्च-रिज़ॉल्यूशन ग्राफिक ट्रांसफर और आसानी से छीलने योग्य गुण आवश्यक होते हैं। कई व्यावहारिक अनुप्रयोगों में 100μm से अधिक मोटाई वाले फोटोरेसिस्ट की आवश्यकता होती है। ऐसी मोटाई प्राप्त करने के लिए, निर्माता उपयुक्त कोटिंग सामग्री विकसित करते हैं।

इन आवश्यकताओं को पूरा करने के लिए, निर्माताओं ने संबंधित सामग्रियां और प्रक्रिया उपकरण विकसित किए हैं। कई सामग्रियां मानक अर्धचालक प्रक्रिया उपकरणों पर "पतली" फोटोरेसिस्ट कोटिंग (यानी 2-10 μm) प्राप्त कर सकती हैं। AZP4330 (अंझी इलेक्ट्रॉनिक मैटेरियल्स ग्रुप) और शिपली का 955 (रोहम एंड हास कंपनी/शिपली कंपनी) फोटोरेसिस्ट का उपयोग 5 से 100 μm की फोटोरेसिस्ट फिल्म मोटाई प्राप्त करने के लिए किया जाता है। 25 μm की फिल्म मोटाई वाली फोटोरेसिस्ट कोटिंग बहु-परत कोटिंग प्रक्रिया का उपयोग करके प्राप्त की जा सकती है, लेकिन इससे उत्पादन समय और लागत बढ़ जाएगी। AZ P4620 और SPR 220 एक ही परत में 25 μm की मोटाई प्राप्त कर सकते हैं। मोटी कोटिंग के लिए, सामग्रियों और मोटाई के विकल्प सीमित हो जाते हैं। वांछित फोटोरेसिस्ट कोटिंग प्राप्त करने के लिए एकल परत जमाव का उपयोग करने पर कई लागत लाभ होते हैं। इसलिए, 50 μm और उससे अधिक की एकल परत मोटाई वाली फोटोरेसिस्ट सामग्रियों को विकसित करना अत्यंत आवश्यक है। जेएसआर टीएचबी-611पी और अंझी इलेक्ट्रॉनिक मैटेरियल्स ग्रुप के एजेडपीएलपी100एक्सटी जैसे पदार्थों से 60 माइक्रोमीटर या उससे अधिक मोटाई की फोटोरेसिस्ट कोटिंग की एकल परत प्राप्त की जा सकती है। हाल के शोध कार्यों में मुख्य रूप से एजेड9260 का उपयोग करके 65 माइक्रोमीटर मोटी फोटोरेसिस्ट कोटिंग की एकल परत और एजेड50एक्सटी का उपयोग करके 100 माइक्रोमीटर मोटी फोटोरेसिस्ट कोटिंग की एकल परत तैयार की गई है।

थिक फिल्म प्रक्रिया के लिए सिस्टम की कुछ विशेष आवश्यकताएँ होती हैं। अलाइनमेंट सिस्टम को ग्लू की मोटाई की पूरी रेंज और वेफर सतह की विशिष्ट ऊँचाई पर ज्यामितीय पैटर्न को अलाइनमेंट मार्क के रूप में समान रूप से पहचानने में सक्षम होना चाहिए। चूंकि एक्सपोज़र स्रोत फोकस पर निर्भर किए बिना एक्सपोज़र के लिए समानांतर प्रकाश का उपयोग करता है, इसलिए इसे शैडो एक्सपोज़र के सिद्धांत के साथ प्रॉक्सिमिटी लिथोग्राफी मशीन का उपयोग करके प्राप्त किया जा सकता है। प्रॉक्सिमिटी मास्क अलाइनमेंट एक्सपोज़र मशीनों के लिए फोटोलिथोग्राफी प्रक्रिया की आवश्यकताओं में शामिल हैं: उच्च तीव्रता, उच्च एकरूपता, फोटोरेसिस्ट की संवेदनशील तरंगदैर्ध्य के अनुरूप यूवी प्रकाश तरंगदैर्ध्य, सब-माइक्रोन अलाइनमेंट सटीकता, और एक्सपोज़र प्रक्रिया के दौरान मास्क और वेफर के बीच एक सटीक, नियंत्रणीय और स्थिर अंतर।

EVG की नैनोएलाइन तकनीक को उच्चतम संरेखण सटीकता और रिज़ॉल्यूशन तथा न्यूनतम उपयोग लागत के साथ डिज़ाइन किया गया है ताकि पूर्ण-क्षेत्रीय एक्सपोज़र तकनीक के लाभों को उजागर किया जा सके। वर्तमान में, कंपनी की सभी एक्सपोज़र मशीनों में इस तकनीक का उपयोग किया गया है। इसके लक्ष्यों में सक्रिय विसंगति नियंत्रण और 100 एनएम से कम का गतिशील संरेखण रिज़ॉल्यूशन शामिल है। इसके उपकरणों में विशेष ग्लू कोटिंग उपकरण और मानक मॉडलों से संशोधित संपर्क/निकटता एक्सपोज़र मशीनें शामिल हैं। नवीनतम 200 मिमी EVG6200 इन्फिनिटी और 300 मिमी EVG IQ एलाइनर एक्सपोज़र मशीनों में अच्छी लचीलता और उपयोगकर्ता के अनुकूल इंटरफ़ेस है, और ये φ200 मिमी और φ300 मिमी वेफर्स के औद्योगिक उत्पादन की आवश्यकताओं को पूरी तरह से पूरा कर सकती हैं, जिनके लिए गाढ़े ग्लू की आवश्यकता होती है।

वेफर पतला करना

स्टैक्ड चिप पैकेजिंग तकनीक में चिप थिनिंग तकनीक बेहद महत्वपूर्ण है क्योंकि यह पैकेज माउंटिंग की ऊंचाई को कम करती है और स्टैक्ड चिप सिस्टम की कुल ऊंचाई बढ़ाए बिना चिप्स को स्टैक करने की अनुमति देती है। स्मार्ट कार्ड और RFID सबसे पतले सिंगल-चिप अनुप्रयोग हैं जो पतले वेफर की आवश्यकताओं का एक महत्वपूर्ण हिस्सा हैं। पतले चिप्स थर्मल साइकिल विश्वसनीयता बढ़ाते हैं और पतले उत्पादों को सपोर्ट करते हैं। हालांकि, चिप कितनी पतली होगी यह वेफर के व्यास और WLP प्रक्रिया पर निर्भर करता है। इसका कारण यह है कि पतली वेफर सतह क्षति के प्रति संवेदनशील होती है, जिससे सूक्ष्म दरारें पड़ सकती हैं और बाद की प्रक्रियाओं के दौरान वेफर टूट सकता है। चूंकि वेफर बैकसाइड ग्राइंडिंग वेफर प्रोसेसिंग प्रक्रिया का अंतिम चरण है, इसलिए वेफर को कितना पतला करने की आवश्यकता है यह WLP प्रक्रिया द्वारा सीमित है। इसलिए, वेफर-स्तरीय पैकेजिंग को वेफर प्रक्रिया का विस्तार माना जाता है, और वेफर प्रक्रिया को डिजाइन करते समय पैकेजिंग प्रक्रिया चरणों के लागू दायरे को ध्यान में रखा जाना चाहिए।

सिलिकॉन और माउंटिंग सबस्ट्रेट के बीच थर्मल विस्तार गुणांकों का खराब मिलान, थर्मल साइकल परीक्षणों और फील्ड उपयोग में पैकेजित सोल्डर बॉल्स की थकान विफलता का एक महत्वपूर्ण कारण है। इसके अलावा, यह विफलता प्रत्येक घटक की मजबूती से भी निकटता से संबंधित है। चिप जितनी पतली होगी, उतनी ही अधिक लचीली होगी, और सोल्डर बॉल की थकान प्रतिरोधकता में सुधार होगा। इसलिए, वेफर को पतला करना और इस प्रकार चिप की मोटाई को कम करना, सोल्डर बम्प्स की विश्वसनीयता में सुधार के महत्वपूर्ण उपायों में से एक है। वेफर-स्तरीय पैकेजिंग प्रक्रिया से पहले वेफर को पतला करने से वेफर आसानी से विकृत हो सकता है या टूट भी सकता है, जो अवांछनीय है। वेफर-स्तरीय पैकेजिंग प्रक्रिया पूरी होने के बाद वेफर को पतला करना एक बेहतर विधि है, लेकिन इसे लागू करना कठिन है। वेफर-स्तरीय पैकेजिंग निर्माण के लिए वेफर और थिनिंग तकनीकें और उपकरण विकास के अधीन हैं।

वेफर-स्तरीय पैकेजिंग के लाभ

वेफर-स्तरीय पैकेजिंग बीजीए तकनीक पर आधारित है और यह एक उन्नत और बेहतर सीएसपी है, जो बीजीए और सीएसपी के तकनीकी लाभों को पूरी तरह से प्रतिबिंबित करती है। इसके कई अनूठे फायदे हैं:

① पैकेजिंग प्रसंस्करण दक्षता उच्च है, और इसका निर्माण वेफर्स के रूप में बड़े पैमाने पर उत्पादन प्रक्रिया का उपयोग करके किया जाता है;

2. इसमें फ्लिप-चिप पैकेजिंग के फायदे हैं, यानी यह हल्का, पतला, छोटा और कम जगह घेरने वाला होता है;

③वेफर-स्तरीय पैकेजिंग उत्पादन सुविधाओं की लागत कम है, और दूसरी पैकेजिंग उत्पादन लाइन बनाने में निवेश करने की आवश्यकता के बिना वेफर-स्तरीय विनिर्माण उपकरणों का पूरी तरह से उपयोग किया जा सकता है;

④वेफर-स्तरीय पैकेजिंग के चिप डिजाइन और पैकेज डिजाइन पर समान रूप से विचार किया जा सकता है और उन्हें एक साथ निष्पादित किया जा सकता है, जिससे डिजाइन दक्षता में सुधार होगा और डिजाइन लागत कम होगी;

⑤ चिप निर्माण से लेकर पैकेजिंग और उपयोगकर्ताओं तक उत्पाद शिपमेंट तक, वेफर-स्तरीय पैकेजिंग की पूरी प्रक्रिया में मध्यवर्ती लिंक काफी कम हो जाते हैं और चक्र बहुत छोटा हो जाता है, जिससे अनिवार्य रूप से लागत में कमी आएगी;

⑥वेफर-स्तरीय पैकेजिंग की लागत प्रत्येक वेफर पर चिप्स की संख्या से सीधे संबंधित होती है। वेफर पर जितनी अधिक चिप्स होंगी, वेफर-स्तरीय पैकेजिंग की लागत उतनी ही कम होगी। वेफर-स्तरीय पैकेजिंग सबसे छोटा और कम लागत वाला पैकेज है। वेफर-स्तरीय पैकेजिंग तकनीक बड़े पैमाने पर चिप पैकेजिंग की एक वास्तविक तकनीक है।

वेफर-लेवल पैकेजिंग (WLP) का लाभ यह है कि यह चिप-स्केल पैकेजिंग (CSP) तकनीक है जो छोटे इंटीग्रेटेड सर्किट के लिए उपयुक्त है। वेफर स्तर पर समानांतर पैकेजिंग और इलेक्ट्रॉनिक परीक्षण तकनीक के उपयोग से चिप का क्षेत्रफल काफी कम हो जाता है और आउटपुट बढ़ जाता है। वेफर स्तर पर चिप कनेक्शन के लिए समानांतर संचालन का उपयोग होने के कारण, प्रत्येक इनपुट/आउटपुट की लागत में काफी कमी आती है। इसके अलावा, सरलीकृत वेफर-स्तरीय परीक्षण प्रक्रियाओं को अपनाने से लागत और भी कम हो जाती है। वेफर-स्तरीय पैकेजिंग का उपयोग वेफर स्तर पर चिप्स की पैकेजिंग और परीक्षण के लिए किया जा सकता है।

वेफर-स्तरीय पैकेजिंग प्रौद्योगिकी के विकास के रुझान

वेफर-स्तरीय पैकेजिंग तकनीक को लागत कम करने, विश्वसनीयता के स्तर में लगातार सुधार करने और बड़े आईसी में इसके अनुप्रयोग का विस्तार करने के लिए प्रयासरत रहना चाहिए। सोल्डर बॉल तकनीक के संदर्भ में, लेड-मुक्त सोल्डर बॉल तकनीक और उच्च-लेड सोल्डर बॉल तकनीक विकसित की जाएंगी। आईसी वेफर के आकार में निरंतर विस्तार और प्रक्रिया तकनीक की प्रगति के साथ, आईसी निर्माता वेफर-स्तरीय पैकेजिंग तकनीक की एक नई पीढ़ी पर शोध और विकास करेंगे। यह तकनीक न केवल φ300 मिमी वेफर्स की आवश्यकताओं को पूरा कर सकती है, बल्कि कॉपर वायरिंग तकनीक और कम परावैद्युत स्थिरांक वाली इंटरलेयर परावैद्युत तकनीक की हालिया आवश्यकताओं के अनुकूल भी हो सकती है। इसके अलावा, वेफर-स्तरीय पैकेजिंग की करंट सहन करने और तापमान सहने की क्षमता में सुधार की भी आवश्यकता है। डब्ल्यूएलबीआई (वेफर स्तर परीक्षण और एजिंग) तकनीक भी एक महत्वपूर्ण विषय है जिस पर अध्ययन करने की आवश्यकता है। डब्ल्यूएलबीआई तकनीक आईसी वेफर्स पर सीधे विद्युत परीक्षण और एजिंग करने की प्रक्रिया है, जो वेफर-स्तरीय पैकेजिंग के लिए प्रक्रिया प्रवाह को सरल बनाने और उत्पादन लागत को कम करने में अत्यंत महत्वपूर्ण है।

सैको माइक्रो SLKOR उत्पाद: शॉटकी डायोड

निष्कर्ष

वेफर-लेवल पैकेजिंग तकनीक कम लागत वाली बड़े पैमाने पर चिप पैकेजिंग तकनीक है। वेफर-लेवल पैकेजिंग का आकार चिप के समान होता है और यह सबसे छोटा माइक्रो सरफेस माउंट डिवाइस है। वेफर-लेवल पैकेजिंग के कई फायदों के कारण, आधुनिक इलेक्ट्रॉनिक उपकरणों के लघुकरण और कम लागत की मांग से प्रेरित होकर, इस तकनीक का तेजी से विकास हो रहा है। वर्तमान में, वेफर-लेवल पैकेजिंग तकनीक आमतौर पर कम इनपुट/आउटपुट संख्या वाली छोटी चिप्स के लिए उपयुक्त है। उद्योग को उत्पादन लागत कम करने और बड़े आकार की चिप्स की वेफर-लेवल पैकेजिंग तथा फाइन-पिच सोल्डर बॉल ऐरे वेफर-लेवल पैकेजिंग विकसित करने के लिए नई तकनीकों की भी आवश्यकता है।

आधुनिक इलेक्ट्रॉनिक उपकरणों के लिए पैकेजिंग का प्रकार चुनते समय, लागत को कम करते हुए डिज़ाइन संबंधी आवश्यकताओं को पूरा करना महत्वपूर्ण है। वर्तमान में वेफर-लेवल पैकेजिंग केवल एक वैकल्पिक पैकेजिंग प्रकार है। भविष्य में बड़े पैमाने पर और व्यापक श्रेणी के उत्पादों के लिए वेफर-लेवल पैकेजिंग तकनीक को मुख्यधारा की विनिर्माण तकनीक बनाने के लिए अभी बहुत काम करना बाकी है। सेमीकंडक्टर चिप्स और वेफर-लेवल पैकेजिंग पैकेज के डिज़ाइन को संयोजित करने से वेफर-लेवल पैकेजिंग उपकरणों के लेआउट में निश्चित रूप से लाभ होगा और उपकरण के प्रदर्शन में सुधार होगा। वेफर-लेवल पैकेजिंग में, वेफर पर सभी उपकरणों की पैकेजिंग प्रक्रिया एक साथ की जाती है, इसलिए बैच प्रोसेसिंग से पैकेजिंग लागत कम हो सकती है। (यह लेख "इलेक्ट्रॉनिक उद्योग के लिए विशेष उपकरण" से लिया गया है)

संलग्नक: फैन-इन और फैन-आउट के बीच अंतर

तकनीकी विशेषताओं के दृष्टिकोण से, वेफर-लेवल पैकेजिंग को मुख्य रूप से दो प्रकारों में विभाजित किया गया है: फैन-इन और फैन-आउट। पारंपरिक वेफर-लेवल पैकेजिंग में अधिकतर फैन-इन प्रकार का उपयोग किया जाता है और इसका प्रयोग कम पिन संख्या वाले आईसी में किया जाता है। हालांकि, आईसी सिग्नल आउटपुट पिनों की संख्या बढ़ने के साथ, बॉल पिच (बॉल पिच) की आवश्यकताएं और भी सख्त हो जाती हैं। इसके अलावा, प्रिंटेड सर्किट बोर्ड (पीसीबी) के निर्माण के लिए आईसी पैकेजिंग के बाद के आकार और सिग्नल आउटपुट पिनों की स्थिति में समायोजन की आवश्यकता होती है। इसलिए, डिफ्यूज्ड (फैन-आउट) और फैन-इन प्लस फैन-आउट जैसे विभिन्न नए वेफर-लेवल पैकेजिंग प्रकार विकसित किए गए हैं। निर्माण प्रक्रिया भी पारंपरिक वेफर-लेवल पैकेजिंग अवधारणा से अलग हो गई है।

एमकोर चाइना के अध्यक्ष झोउ शियाओयांग के अनुसार: फैन-इन पैकेजिंग का उपयोग करके चिप का आकार दो-आयामी तल पर उत्पाद के आकार के बराबर होता है, और चिप में सभी I/O इंटरफेस लगाने के लिए पर्याप्त जगह होती है। जब चिप का आकार सभी I/O इंटरफेस को समायोजित करने के लिए पर्याप्त नहीं होता है, तो फैन-आउट की आवश्यकता होती है। सामान्य फैन-आउट में सक्रिय और/या निष्क्रिय घटक जोड़कर SIP बनाया जाता है, जिससे क्षेत्रफल बढ़ जाता है।

चलिए पहले फैन-इन टाइप के बारे में बात करते हैं।

मैम्स कंसल्टिंग की एक रिपोर्ट के अनुसार, फैन-इन पैकेजिंग तकनीक का सफलतापूर्वक उपयोग किया जा रहा है और पिछले दस वर्षों से इसमें लगातार वृद्धि हो रही है। सबसे छोटे पैकेज आकार और कम लागत के अद्वितीय संयोजन के कारण यह आज भी आकर्षक बनी हुई है। इन लाभों के कारण, इसने आकार-आधारित हैंडहेल्ड डिवाइस और टैबलेट बाजार में धीरे-धीरे पैठ बना ली है और इन उपकरणों के क्षेत्र में अभी भी इसकी मजबूत पकड़ बनी हुई है। अनुमान है कि वर्तमान में 90% से अधिक फैन-इन पैकेजिंग तकनीक का उपयोग मोबाइल फोन क्षेत्र में किया जा रहा है। फैन-इन पैकेजिंग तकनीक के उपयोग की बात करें तो, उच्च-स्तरीय स्मार्टफोन में पैक किए गए सभी उपकरणों में से 30% से अधिक में फैन-इन पैकेजिंग का उपयोग किया जाता है। इसलिए, मोबाइल फोन क्षेत्र में फैन-इन पैकेजिंग तकनीक अभी भी अपने स्वर्णिम युग में है।

यद्यपि फैन-इन पैकेजिंग तकनीक की विकास दर अब तक स्थिर रही है, लेकिन वैश्विक सेमीकंडक्टर बाजार में बदलाव और भविष्य के अनुप्रयोगों में अनिश्चितताओं के बढ़ने से फैन-इन पैकेजिंग तकनीक की भावी संभावनाओं पर निश्चित रूप से असर पड़ेगा। स्मार्टफोन शिपमेंट में वृद्धि 2013 में 35% से घटकर 2016 में 8% हो गई, और 2020 तक इसके और घटकर 6% होने की उम्मीद है। इससे पता चलता है कि स्मार्टफोन बाजार के नेतृत्व में फैन-इन पैकेजिंग तकनीक का अनुप्रयोग तेजी से संतृप्त हो रहा है। हालांकि अपेक्षित उच्च वृद्धि आशावादी नहीं है, फिर भी स्मार्टफोन सेमीकंडक्टर उद्योग के विकास की मुख्य प्रेरक शक्ति हैं, और 2020 में स्मार्टफोन शिपमेंट 2 अरब यूनिट तक पहुंचने की उम्मीद है।

वर्तमान में, मुख्य फैन-इन पैकेजिंग उपकरणों में वाईफाई/बीटी (वायरलेस लैन, ब्लूटूथ) एकीकृत घटक, ट्रांससीवर, पीएमआईसी (पावर मैनेजमेंट इंटीग्रेटेड सर्किट) और डीसी/डीसी कन्वर्टर (कुल का लगभग 50%) शामिल हैं, साथ ही एमईएमएस और इमेज सेंसर सहित विभिन्न डिजिटल, एनालॉग और मिक्स्ड-सिग्नल उपकरण भी शामिल हैं। भविष्य में फैन-इन पैकेजिंग तकनीक के सामने सबसे बड़ी चुनौती सिस्टम-स्तरीय पैकेजिंग में उपकरण कार्यों का एकीकरण हो सकती है। नीचे दिया गया चित्र सिस्टम-स्तरीय पैकेजिंग की वृद्धि का फैन-इन पैकेजिंग शिपमेंट पर प्रभाव दर्शाता है। इसकी कुल चक्रवृद्धि वार्षिक वृद्धि दर 9% से घटकर 6% हो गई है। यह रिपोर्ट सिस्टम-इन-पैकेज की वृद्धि और फैन-इन पैकेजिंग पर इसके प्रभाव का विस्तृत विश्लेषण प्रदान करती है।

फैन-इन पैकेजिंग बाजार की बात करें तो, 2015 के आंकड़ों से पता चलता है कि आउटसोर्स सेमीकंडक्टर पैकेजिंग और परीक्षण का बाजार में बड़ा हिस्सा है, जिसमें आईडीएम निर्माता (टीआई, टेक्सास इंस्ट्रूमेंट्स) और फाउंड्री (टीएसएमसी, टीएसएमसी) शामिल हैं। जेसीईटी द्वारा अधिग्रहण के बाद एसटीएटीएस चिपपीएसी ने उल्लेखनीय रूप से विकास किया है। डिजाइन के क्षेत्र में, क्वालकॉम और ब्रॉडकॉम का फैन-इन पैकेजिंग बाजार में 50% हिस्सा है।

पैकेजिंग तकनीक के संदर्भ में, पिछले कुछ वर्षों में, बाजार का अधिकांश ध्यान फैन-आउट वेफर-लेवल पैकेजिंग तकनीक के विकास पर केंद्रित रहा है। हालांकि, फैन-इन पैकेजिंग ने अपना अलग विकास पथ और रोडमैप तैयार किया है। आगे विस्तार के अलावा, यह छह-तरफा मोल्ड सुरक्षा जैसी अन्य प्रकार की नवीन तकनीकों को भी ला सकता है। यह रिपोर्ट दो फैन-इन पैकेजिंग तकनीक रोडमैप का विस्तृत विश्लेषण प्रदान करती है: एक उच्च मात्रा उत्पादन (HVM) के लिए और दूसरा उत्पादन तत्परता के लिए। इस रोडमैप में I/O काउंटर, L/S, बम्प पिच, पैकेज की मोटाई, आयाम आदि शामिल हैं। इसके अतिरिक्त, यह रिपोर्ट IC तकनीक नोड्स के उपयोग और फैन-इन IC उपकरणों के आगे के विस्तार के परिप्रेक्ष्य से भी फैन-इन पैकेजिंग तकनीक का विश्लेषण करती है। हालांकि फैन-इन पैकेजिंग तकनीक का HVM उत्पादन पथ फैन-आउट पैकेजिंग तकनीक की तुलना में धीमी गति से विस्तारित होता है, फिर भी फैन-इन पैकेजिंग तकनीक में अधिकांश फैन-आउट पैकेजिंग की विस्तार स्थितियों को पूरा करने की क्षमता है और इसका उत्पादन-तैयार विकास पथ आसानी से उपलब्ध है।

अब, आइए फैन-आउट प्रकार के बारे में बात करते हैं।

फैन-आउट पैकेजिंग में तारों को बाहर निकालने की विधि अपनाई जाती है, जो अपेक्षाकृत सस्ती है; फैन-आउट डब्ल्यूएलपी प्रक्रिया में डब्ल्यूएलपी प्रक्रिया की तरह ही विभिन्न प्रकार के डाइ को अंदर दबाकर रखा जा सकता है, जो पैकेजिंग की एक परत कम करने के बराबर है। यदि कई डाइ रखे जाते हैं, तो यह बहु-परत पैकेजिंग को समाप्त करने के बराबर है, जिससे ग्राहक की लागत कम करने में मदद मिलती है। इस समय आईसी की लागत को प्रभावित करने वाला एकमात्र कारक डाइ का आकार है।

2013 से, दुनिया भर के प्रमुख पैकेजिंग और परीक्षण कारखानों ने मुख्य रूप से मध्यम से कम कीमत वाले स्मार्टफोन बाजार की लागत संबंधी सख्त आवश्यकताओं को पूरा करने के लिए FOWLP उत्पादन क्षमता का सक्रिय रूप से विस्तार किया है। चूंकि FOWLP में कैरियर बोर्ड सामग्री के उपयोग की आवश्यकता नहीं होती है, इसलिए पैकेजिंग लागत में लगभग 30% की बचत होती है, और पैकेजिंग की मोटाई भी कम होती है, जिससे चिप निर्माताओं के उत्पादों की प्रतिस्पर्धात्मकता बढ़ाने में मदद मिलती है।

मेम्स कंसल्टिंग की एक रिपोर्ट से पता चलता है कि 2016 फैन-आउट पैकेजिंग बाजार के लिए एक महत्वपूर्ण मोड़ साबित हुआ। एप्पल और टीएसएमसी के शामिल होने से इस तकनीक के अनुप्रयोग की स्थिति में बदलाव आया है और संभवतः बाजार धीरे-धीरे फैन-आउट पैकेजिंग तकनीक को स्वीकार करने लगेगा। फैन-आउट पैकेजिंग बाजार को दो प्रकारों में विभाजित किया जाएगा:

फैन-आउट पैकेजिंग का मुख्य बाज़ार, जिसमें बेस बैंड, पावर मैनेजमेंट और आरएफ ट्रांससीवर जैसे सिंगल-चिप अनुप्रयोग शामिल हैं। यह बाज़ार फैन-आउट वेफर-लेवल पैकेजिंग समाधानों का प्रमुख अनुप्रयोग क्षेत्र है और इसमें स्थिर वृद्धि का रुझान बना रहेगा।

फैन-आउट पैकेजिंग के लिए "हाई-डेंसिटी" बाजार की शुरुआत एप्पल के APE से हुई, जिसमें प्रोसेसर, मेमोरी और अन्य ऐसे एप्लिकेशन शामिल हैं जिनमें इनपुट और आउटपुट डेटा की मात्रा अधिक होती है। इस बाजार में अनिश्चितता अधिक है और इसके लिए नए एकीकृत समाधानों और उच्च-प्रदर्शन वाले फैन-आउट पैकेजिंग समाधानों की आवश्यकता है। हालांकि, इस बाजार में अपार संभावनाएं हैं।

फैन-आउट पैकेजिंग तकनीक में उच्च घनत्व वाले बाजारों और स्थिर वृद्धि वाले प्रमुख बाजारों के लिए अपार संभावनाएं हैं, इसलिए इस क्षेत्र की आपूर्ति श्रृंखला द्वारा फैन-आउट पैकेजिंग क्षमताओं में भारी निवेश करने की उम्मीद है। कुछ निर्माता पहले से ही फैन-आउट वेफर-लेवल पैकेजिंग की पेशकश कर रहे हैं, लेकिन कई अन्य अभी भी फैन-आउट पैकेजिंग बाजार में प्रवेश करने और अपने उत्पाद पोर्टफोलियो का विस्तार करने के लिए फैन-आउट पैकेजिंग प्लेटफॉर्म के विकास चरण में हैं।

टीएसएमसी के अलावा, एसटीएटीएस चिपपीएसी (सिंगापुर एसटीएटीएस चिपपीएसी) फैन-आउट पैकेजिंग तकनीक के विकास में और निवेश करने के लिए जेसीईटी (जियांग्सू चांगडियन टेक्नोलॉजी) का समर्थन लेगी (2015 की शुरुआत में, जियांग्सू चांगडियन टेक्नोलॉजी ने सिंगापुर एसटीएटीएस चिपपीएसी को 780 मिलियन अमेरिकी डॉलर में अधिग्रहित किया था); एएसई (एएसई ग्रुप) ने डेका टेक्नोलॉजीज के साथ गहन सहयोगात्मक संबंध स्थापित किए हैं (मई 2016 में, डेका टेक्नोलॉजीज को एएसई ग्रुप से 60 मिलियन अमेरिकी डॉलर का निवेश प्राप्त हुआ, और एएसई ग्रुप ने डेका टेक्नोलॉजीज की एम सीरीज फैन-आउट वेफर-लेवल पैकेजिंग तकनीक और प्रक्रिया प्राधिकरण प्राप्त किया); एमकोर (एंकोर टेक्नोलॉजी), एसपीआईएल (सिलिकॉन प्रोडक्ट्स टेक्नोलॉजी) और पावरटेक (पावरटेक) भविष्य में बड़े पैमाने पर उत्पादन का लक्ष्य लेकर फैन-आउट पैकेजिंग तकनीक के विकास के चरण में हैं। प्रतिस्पर्धा करने की रणनीति तय करने में सैमसंग पिछड़ता हुआ प्रतीत होता है।

बाजार क्षमता के संदर्भ में, फैन-आउट पैकेजिंग 56% की चक्रवृद्धि वार्षिक वृद्धि दर बनाए रखती है, जो भविष्य में पैकेजिंग और परीक्षण निर्माताओं के लिए व्यापक संभावनाएं लाएगी।

लेकिन भविष्य में इस नई तकनीक को कई बड़ी चुनौतियों का सामना करना पड़ेगा। एमकोर चाइना के अध्यक्ष झोउ शियाओयांग ने कहा कि फैन-आउट तकनीक की मांग उन क्षेत्रों में बहुत अधिक होगी जहां उपकरण छोटे, पतले और तेज गति वाले होते हैं। वर्तमान में फैन-आउट की लागत अपेक्षाकृत अधिक है और इसमें और अधिक तकनीकी सुधार की आवश्यकता है। वेफर-आधारित तकनीक के अलावा, कई निर्माता पैनल-आधारित तकनीक पर भी काम कर रहे हैं।

वर्तमान में, टीएसएमसी फैन-आउट तकनीक के प्रमुख प्रमोटरों में से एक है, जबकि एमकोर और अन्य प्रमुख पैकेजिंग और परीक्षण कंपनियों के पास भी विभिन्न प्रकार की अनूठी फैन-आउट तकनीकें हैं। तुलनात्मक रूप से, वर्तमान फैन-आउट तकनीक अभी बहुत परिपक्व नहीं है, और इसकी उत्पादन क्षमता और विश्वसनीयता में और सुधार की आवश्यकता है।

नोट: यह लेख इंटरनेट से लिया गया है और बौद्धिक संपदा अधिकारों के संरक्षण का समर्थन करता है। पुनर्मुद्रण करते समय कृपया मूल स्रोत और लेखक का उल्लेख करें। यदि कोई उल्लंघन होता है, तो कृपया इसे हटाने के लिए हमसे संपर्क करें।

कंपनी का फ़ोन नंबर: +86-0755-83044319
फैक्स: +86-0755-83975897
ईमेल: 1615456225@qq.com
QQ: 3518641314 मैनेजर ली

QQ: 332496225 प्रबंधक किउ

पता: कमरा नंबर 809, बिल्डिंग सी, झांताओ टेक्नोलॉजी बिल्डिंग, 1079 मिंझी एवेन्यू, लोंगहुआ न्यू डिस्ट्रिक्ट, शेन्ज़ेन