Pembuatan:

TAPEOUT (KEPADA): Mengacu pada penyerahan file akhir GDSII ke pengecoran untuk pembuatan.

MASKER LENGKAP: Mengacu pada semua masker yang digunakan dalam proses produksi dan disesuaikan dengan desain tertentu.

PU (Wafer Multi Proyek): Beberapa proyek berbagi wafer yang sama, artinya satu proses manufaktur dapat menangani tugas produksi untuk beberapa desain IC secara bersamaan.

PU (Wafer Multi-Proyek) melibatkan berbagi satu set masker dengan pihak lain, sedangkan FULL MASK memerlukan penggunaan satu set masker secara eksklusif. Untuk chip yang berisiko lebih tinggi, memulai dengan MPW memungkinkan pengujian sebelum melakukan produksi FULL MASK jika semuanya sudah beres.

SEAT：Dalam pemilihan Kementerian PU, luas minimum yang tersedia setara dengan kursi di "shuttle", dimana peserta dapat memilih satu atau beberapa "kursi". Setiap "kursi" memiliki ruang berukuran 3 mm x 4 mm.

Pengecoran : Produsen yang mengkhususkan diri dalam fabrikasi chip, seperti TSMC, SMIC, dan UMC, dikenal sebagai pabrik pengecoran. Sebaliknya, perusahaan fabless, yang mencakup rumah desain tanpa fasilitas fabrikasi, bergantung pada pabrik pengecoran logam untuk produksi.

Kue wafer：Wafer adalah irisan tipis bahan semikonduktor berbentuk bulat yang digunakan sebagai dasar pembuatan sirkuit terpadu.

Mati：Setelah wafer dicing, setiap chip perlu dikemas dalam satu paket agar menjadi microchip yang berfungsi.

Keping：Chip kemasan terakhir.

Menabrak："Bumping" mengacu pada pembentukan benjolan solder. Setelah tumbuh benjolan (seperti emas, timah, atau bebas timah) pada permukaan wafer, biasanya digunakan untuk proses pengemasan flip-chip.

Ikatan kawat：Pengikatan kawat, juga dikenal sebagai pengikatan kawat atau interkoneksi kawat, mengacu pada proses penggunaan kabel logam (seperti kabel emas atau aluminium) dan menerapkan energi panas atau ultrasonik untuk membangun koneksi solid-state dalam sirkuit terpadu, menghubungkan chip ke sirkuit atau bingkai timah.

Flipchip：Flip chip, juga dikenal sebagai direct chip attachment, melibatkan penempatan tonjolan solder pada bantalan I/O. Chip tersebut kemudian dibalik dan dipanaskan untuk melelehkan tonjolan solder, menciptakan sambungan dengan substrat keramik.

CP(Chip Probing): Pengujian wafer langsung melibatkan pengujian setiap Die individu pada seluruh wafer untuk memastikan bahwa setiap Die memenuhi karakteristik perangkat dasar atau spesifikasi desain. Ini biasanya mencakup verifikasi tegangan, arus, waktu, dan fungsionalitas. Ini berfungsi untuk menilai kemampuan proses manufaktur fasilitas pabrik.

FT(Uji Akhir):Ini adalah langkah terakhir sebelum sebuah chip meninggalkan pabrik. Ini melibatkan pengujian chip yang dikemas, yang diuji setelah selesainya pengujian dan pengemasan CP (Chip Probe). Pengujian FT digunakan untuk menilai kemampuan manufaktur fasilitas pengemasan.

Untuk pengujian CP tingkat wafer, jika Die ditemukan rusak, hal ini dapat menghindari biaya pengemasan dan substrat yang tidak diperlukan.

Setelah pengujian CP selesai, masih ada kemungkinan kegagalan chip selama proses pengemasan. Oleh karena itu, pengujian FT diperlukan untuk mengidentifikasi dan menghapus chip yang gagal.

Menghasilkan ：Hasil produksi keripik sangat erat kaitannya dengan proses produksi. Chip memiliki kemungkinan kegagalan, yang meningkat seiring dengan ukurannya—semakin besar chip, semakin tinggi pula kemungkinan kegagalan.

IP（Kekayaan Intelektual）：Dalam desain sirkuit terpadu, mengacu pada modul fungsional lengkap dari sirkuit terpadu yang terverifikasi, dapat digunakan kembali, dan memiliki fungsi spesifik.

IP dapat diklasifikasikan berdasarkan ketentuan lisensi menjadi dua kategori: Lisensi dan Loyalitas.

Lisensi: Izin untuk menggunakan IP ini, diberikan berdasarkan ketentuan lisensinya.

Keluarga raja: Setelah pengguna menggunakan IP ini, royalti akan dibayarkan per chip.

IP merupakan blok bangunan dasar chip, seperti USB, PCIe, CPU, dan lain-lain. Seluruh chip mengintegrasikan IP ini, memungkinkan fungsionalitas yang kompleks. Intinya terletak pada penggunaan kembali IP, yang penting untuk mengembangkan chip dengan puluhan juta atau bahkan miliaran gerbang.

SOC（System On Chip): System On Chip (SoC) mengintegrasikan komponen seperti CPU, bus, periferal, dll., ke dalam satu chip. Misalnya, prosesor ponsel pintar merupakan contoh SoC yang canggih.

Rancangan:

Tingkat Pendaftaran-Transfer（RTL) ：Ini adalah bahasa deskripsi perangkat keras yang digunakan untuk menggambarkan sirkuit digital sinkron.

Daftar Net：RTL perlu disintesis ke dalam netlist sebelum dapat menjadi desain tingkat gerbang.

SDC（Chip Desain Synopsys) ：SDC adalah file yang disediakan oleh desain yang diperlukan alat sintesis untuk mengubah RTL menjadi netlist. Aspek-aspek utama yang dijelaskan dalam SDC antara lain meliputi frekuensi pengoperasian chip, waktu IO chip, aturan desain, jalur khusus, dan jalur yang dikecualikan dari pemeriksaan.

Membekukan：Artinya tidak dapat diubah lagi. Misalnya, "RTL freeze" menunjukkan kode telah diselesaikan, dan "netlist freeze" berarti netlist telah dikunci dan tidak dapat dimodifikasi lebih lanjut.

Verifikasi：Fokus utamanya adalah pada metodologi verifikasi chip, memastikan konsistensi antara verifikasi RTL dan model referensi.

Simulasi：Simulasi biasanya melibatkan pembuatan bentuk gelombang yang secara intuitif mencerminkan skenario dunia nyata, termasuk fungsionalitas chip, verifikasi, dan konsumsi daya.