Produzione:

TAPEOUT (A): Si riferisce all'invio dei file GDSII finali alla fonderia per la produzione.

MASCHERA COMPLETA: Si riferisce a tutte le maschere utilizzate nel processo di produzione adattate per un design specifico.

MPW (Multi Project Wafer): più progetti condividono lo stesso wafer, il che significa che un singolo processo di produzione può gestire attività di produzione per più progetti di circuiti integrati contemporaneamente.

MPW (Multi-Project Wafer) prevede la condivisione di un set di maschere con altre parti, mentre FULL MASK prevede l'uso esclusivo di un set di maschere. Per i chip a rischio più elevato, iniziare con MPW consente di testare prima di impegnarsi nella produzione di FULL MASK se tutto va a buon fine.

SEDE：In una corsa MPW, l'area minima disponibile è simile ai posti su una "navetta", dove i partecipanti possono selezionare uno o più "posti". Ogni "seduta" corrisponde a 3mm x 4mm di spazio.

Fonderia : I produttori specializzati nella fabbricazione di chip, come TSMC, SMIC e UMC, sono noti come fonderie. Al contrario, le aziende fabless, che includono case di design senza strutture di fabbricazione, si affidano a queste fonderie per la produzione.

wafer：Un wafer è una sottile fetta rotonda di materiale semiconduttore utilizzata come base per la produzione di circuiti integrati.

*： Dopo il taglio dei wafer, ogni singolo chip deve essere incapsulato in un pacchetto per diventare un microchip funzionale.

chip：Il chip confezionato finale.

urto："Bumping" si riferisce alla formazione di protuberanze di saldatura. Dopo la crescita di protuberanze (come oro, stagno-piombo o senza piombo) sulla superficie del wafer, viene comunemente utilizzato per i processi di confezionamento di flip-chip.

Wirebonding： Il wire bonding, noto anche come wire bonding o interconnessione di fili, si riferisce al processo di utilizzo di fili metallici (come fili d'oro o di alluminio) e all'applicazione di calore o energia ultrasonica per stabilire connessioni a stato solido all'interno di circuiti integrati, collegando i chip ai circuiti o telai di piombo.

capovolgere il chip： Il flip chip, noto anche come attacco diretto del chip, comporta il deposito di protuberanze di saldatura sui pad I/O. Il chip viene quindi capovolto e riscaldato per sciogliere le protuberanze di saldatura, creando connessioni con il substrato ceramico.

CP(Chip Probing): il test diretto del wafer prevede il test di ogni singolo die sull'intero wafer per garantire che ciascun die soddisfi le caratteristiche di base del dispositivo o le specifiche di progettazione. Ciò in genere include la verifica di tensione, corrente, temporizzazione e funzionalità. Serve a valutare le capacità del processo di produzione della fab facility.

FT(FinalTest): è l'ultimo passaggio prima che un chip lasci la fabbrica. Implica il test dei chip confezionati, che vengono testati dopo il completamento del test e del confezionamento CP (Chip Probe). Il test FT viene utilizzato per valutare le capacità produttive dell'impianto di confezionamento.

Per i test CP a livello di wafer, se un die risulta difettoso, si evitano i costi inutili di imballaggio e substrato.

Una volta completato il test CP, esiste ancora la possibilità che il chip si guasti durante il processo di confezionamento. Pertanto, il test FT è necessario per identificare e rimuovere eventuali chip guasti.

dare la precedenza ：La resa dei trucioli è strettamente legata al processo produttivo. I chip hanno una probabilità di guasto che aumenta con la loro dimensione: più grande è il chip, maggiore è la probabilità di guasto.

IP（Proprietà intellettuale）：Nella progettazione di circuiti integrati, si riferisce al modulo funzionale completo di un circuito integrato verificato, riutilizzabile e con funzione specifica.

La proprietà intellettuale può essere classificata in base ai termini di licenza in due categorie: Licenza e Fedeltà.

Licenza: autorizzazione a utilizzare questo IP, concessa dai termini di licenza.

Reali: Dopo che gli utenti utilizzano questo IP, le royalties sono dovute per chip.

L'IP costituisce gli elementi costitutivi fondamentali dei chip, come USB, PCIe, CPU e altri. L'intero chip integra questi IP, consentendo funzionalità complesse. L’essenza sta nel riutilizzo dell’IP, cruciale per lo sviluppo di chip con decine di milioni o addirittura miliardi di porte.

SOC（System On Chip): System On Chip (SoC) integra componenti come CPU, bus, periferiche, ecc. in un singolo chip. Ad esempio, il processore di uno smartphone esemplifica un SoC sofisticato.

Design:

Livello di trasferimento del registro (RTL) ：È un linguaggio di descrizione hardware utilizzato per descrivere circuiti digitali sincroni.

netlist：RTL deve essere sintetizzato in una netlist prima che possa diventare un progetto a livello di gate.

SDC（Synopsys Design Chip) ：SDC è un file fornito dal design che gli strumenti di sintesi richiedono per convertire RTL in una netlist. Gli aspetti chiave descritti nella DSC includono, tra gli altri, la frequenza operativa del chip, i tempi di IO del chip, le regole di progettazione, i percorsi speciali e i percorsi esentati dal controllo.

Congelare：Significa che non può più essere modificato. Ad esempio, "RTL freeze" indica che il codice è stato finalizzato e "netlist freeze" significa che la netlist è stata bloccata e non può essere ulteriormente modificata.

Convalida：L'obiettivo principale è la metodologia di verifica del chip, garantendo la coerenza tra la verifica di RTL e il modello di riferimento.

Simulazione：La simulazione in genere comporta la generazione di forme d'onda che riflettono in modo intuitivo gli scenari del mondo reale, inclusa la funzionalità del chip, la verifica e il consumo energetico.