Produkcja:

TAŚMA (DO): Dotyczy przesłania ostatecznych plików GDSII do odlewni w celu produkcji.

PEŁNA MASKA: Dotyczy wszystkich masek używanych w procesie produkcyjnym, które są dostosowywane do konkretnego projektu.

MPW (Wafer z wieloma projektami): wiele projektów wykorzystujących tę samą płytkę, co oznacza, że ​​pojedynczy proces produkcyjny może jednocześnie obsługiwać zadania produkcyjne dla wielu projektów układów scalonych.

MPW (Multi-Project Wafer) polega na udostępnieniu zestawu masek innym podmiotom, natomiast FULL MASK polega na wyłącznym korzystaniu z zestawu masek. W przypadku chipów o podwyższonym ryzyku rozpoczęcie od MPW umożliwia testowanie przed przystąpieniem do produkcji FULL MASK, jeśli wszystko się sprawdzi.

SEAT W przypadku przejazdów MPW minimalna dostępna powierzchnia przypomina miejsca w „samolocie wahadłowym”, gdzie uczestnicy mogą wybrać jedno lub kilka „miejsc”. Każde „siedzenie” odpowiada przestrzeni o wymiarach 3 mm x 4 mm.

Odlewnia : Producenci specjalizujący się w produkcji chipów, tacy jak TSMC, SMIC i UMC, nazywani są odlewniami. Z kolei firmy bez fabryk, do których należą domy projektowe bez zakładów produkcyjnych, polegają na tych odlewniach w zakresie produkcji.

Wafel: Płytka to cienki, okrągły kawałek materiału półprzewodnikowego używany jako podstawa do produkcji układów scalonych.

Umierać: Po pokrojeniu w kostkę każdy pojedynczy chip musi zostać zamknięty w opakowaniu, aby stał się funkcjonalnym mikrochipem.

Żeton:Ostatecznie zapakowany chip.

gula: „Uderzenia” odnoszą się do tworzenia się guzków lutowniczych. Po powstaniu nierówności (takich jak złoto, cyna ołowiowa lub bezołowiowa) na powierzchni płytki, jest ona powszechnie stosowana w procesach pakowania typu flip-chip.

Klejenie drutu: Łączenie przewodów, znane również jako łączenie przewodów lub łączenie przewodów, odnosi się do procesu wykorzystania metalowych drutów (takich jak druty złote lub aluminiowe) i zastosowania energii cieplnej lub ultradźwiękowej w celu ustanowienia połączeń półprzewodnikowych w obwodach scalonych, łączących chipy z obwodami lub ramki ołowiane.

flip-chip：Flip chip, znany również jako bezpośrednie mocowanie chipa, polega na osadzaniu nierówności lutowniczych na podkładkach we/wy. Następnie chip jest odwracany i podgrzewany w celu stopienia guzków lutowniczych, tworząc połączenia z podłożem ceramicznym.

CP(Chip Probing): Bezpośrednie testowanie płytki obejmuje testowanie każdej pojedynczej matrycy na całej płytce, aby upewnić się, że każda matryca spełnia podstawowe cechy urządzenia lub specyfikacje projektowe. Zwykle obejmuje to weryfikację napięcia, prądu, taktowania i funkcjonalności. Służy do oceny możliwości procesu produkcyjnego fabryki.

FT(FinalTest): To ostatni krok, zanim chip opuści fabrykę. Polega na badaniu opakowanych chipów, które po zakończeniu testu CP (Chip Probe) i pakowaniu są poddawane badaniu. Testy FT służą do oceny możliwości produkcyjnych zakładu pakującego.

Jeśli w przypadku testów CP na poziomie płytki okaże się, że matryca jest wadliwa, pozwala to uniknąć niepotrzebnych kosztów pakowania i podłoża.

Po zakończeniu testów CP nadal istnieje możliwość uszkodzenia chipa podczas procesu pakowania. Dlatego testy FT są konieczne, aby zidentyfikować i usunąć wszelkie uszkodzone chipy.

Wydajność : Wydajność chipsów jest ściśle powiązana z procesem produkcyjnym. Prawdopodobieństwo awarii chipów wzrasta wraz z ich rozmiarem – im większy chip, tym większe prawdopodobieństwo awarii.

IP(Własność intelektualna): W projektowaniu układów scalonych odnosi się do kompletnego modułu funkcjonalnego zweryfikowanego, nadającego się do ponownego użycia i specyficznego pod względem funkcji układu scalonego.

Własność intelektualną można sklasyfikować według warunków licencji na dwie kategorie: Licencja i Lojalność.

Licencja: Pozwolenie na korzystanie z tego adresu IP przyznane na mocy warunków licencji.

Nieodpłatnie: Gdy użytkownicy wykorzystają ten adres IP, należne będą opłaty licencyjne za każdy chip.

IP stanowi podstawowy element składowy chipów, takich jak USB, PCIe, procesor i inne. Cały chip integruje te adresy IP, umożliwiając realizację złożonych funkcjonalności. Istotą jest ponowne wykorzystanie adresu IP, kluczowe przy opracowywaniu chipów z dziesiątkami milionów, a nawet miliardami bramek.

SOC(System On Chip): System On Chip (SoC) integruje komponenty, takie jak procesor, magistrala, urządzenia peryferyjne itp., w jednym chipie. Na przykład procesor smartfona jest przykładem wyrafinowanego SoC.

Projekt:

Poziom przeniesienia rejestru (RTL) :Jest to język opisu sprzętu używany do opisu synchronicznych obwodów cyfrowych.

Netlist: RTL musi zostać zsyntetyzowany w listę sieci, zanim stanie się projektem na poziomie bramki.

SDC(Synopsys Design Chip): SDC to plik dostarczony przez projekt, którego wymagają narzędzia syntezy do konwersji RTL na listę sieci. Kluczowe aspekty opisane w SDC obejmują między innymi częstotliwość pracy chipa, taktowanie IO chipa, zasady projektowania, ścieżki specjalne i ścieżki zwolnione z sprawdzania.

Zamrażać:Oznacza to, że nie można już tego zmienić. Na przykład „zamrożenie RTL” oznacza, że ​​kod został sfinalizowany, a „zamrożenie listy sieci” oznacza, że ​​lista sieci została zablokowana i nie można jej dalej modyfikować.

Weryfikacja：Najważniejszy nacisk położony jest na metodologię weryfikacji chipów, zapewniając spójność pomiędzy weryfikacją RTL a modelem referencyjnym.

Symulacja：Symulacja zazwyczaj obejmuje generowanie przebiegów, które intuicyjnie odzwierciedlają rzeczywiste scenariusze, w tym funkcjonalność chipa, weryfikację i zużycie energii.