Fabricação:

TAPEOUT (PARA): Refere-se ao envio dos arquivos GDSII finais à fundição para fabricação.

MÁSCARA COMPLETA: Refere-se a todas as máscaras utilizadas no processo de fabricação sendo adaptadas para um design específico.

MPW (Multi Project Wafer): Vários projetos compartilhando o mesmo wafer, o que significa que um único processo de fabricação pode lidar com tarefas de produção para vários designs de IC simultaneamente.

MPW (Multi-Project Wafer) envolve o compartilhamento de um conjunto de máscaras com outras partes, enquanto FULL MASK implica o uso exclusivo de um conjunto de máscaras. Para chips de alto risco, começar com MPW permite testes antes de iniciar a produção FULL MASK se tudo estiver correto.

SEAT：Em uma corrida MPW, a área mínima disponível é semelhante à dos assentos em um “ônibus”, onde os participantes podem selecionar um ou vários “assentos”. Cada “assento” corresponde a 3mm x 4mm de espaço.

Fundição : Fabricantes especializados na fabricação de chips, como TSMC, SMIC e UMC, são conhecidos como fundições. Em contraste, as empresas sem fábrica, que incluem casas de design sem instalações de fabricação, dependem destas fundições para a produção.

Hóstia：Um wafer é uma fatia fina e redonda de material semicondutor usado como base para a fabricação de circuitos integrados.

morrem：Após o corte do wafer, cada chip individual precisa ser encapsulado em um pacote para se tornar um microchip funcional.

Chip：O chip final embalado.

colisão："Bumping" refere-se à formação de saliências de solda. Após o crescimento de saliências (como ouro, estanho-chumbo ou sem chumbo) na superfície do wafer, ele é comumente usado para processos de embalagem flip-chip.

Ligação de fio：A ligação de fios, também conhecida como ligação de fios ou interconexão de fios, refere-se ao processo de utilização de fios metálicos (como fios de ouro ou alumínio) e aplicação de calor ou energia ultrassônica para estabelecer conexões de estado sólido dentro de circuitos integrados, ligando chips a circuitos ou quadros de chumbo.

Flipchip：Flip chip, também conhecido como fixação direta de chip, envolve o depósito de saliências de solda nas almofadas de E/S. O chip é então virado e aquecido para derreter as saliências da solda, criando conexões com o substrato cerâmico.

CP(Teste de chip): O teste direto de wafer envolve testar cada matriz individual em todo o wafer para garantir que cada matriz atenda às características básicas do dispositivo ou às especificações de projeto. Isso normalmente inclui verificação de tensão, corrente, temporização e funcionalidade. Serve para avaliar as capacidades do processo de fabricação da instalação fabril.

FT(Teste Final):É a última etapa antes de um chip sair da fábrica. Envolve testes de chips embalados, que são testados após a conclusão do teste CP (Chip Probe) e embalagem. O teste FT é usado para avaliar as capacidades de fabricação da instalação de embalagem.

Para testes de CP em nível de wafer, se uma matriz estiver com defeito, isso evita custos desnecessários de embalagem e substrato.

Após a conclusão do teste CP, ainda existe a possibilidade de falha do chip durante o processo de embalagem. Portanto, o teste FT é necessário para identificar e remover quaisquer chips com falha.

Rentabilidade ：O rendimento dos chips está intimamente ligado ao processo de fabricação. Os chips têm uma probabilidade de falha, que aumenta com o seu tamanho – quanto maior o chip, maior a probabilidade de falha.

IP(Propriedade intelectual): No projeto de circuito integrado, refere-se ao módulo funcional completo de um circuito integrado verificado, reutilizável e com função específica.

A PI pode ser classificada pelos termos de licenciamento em duas categorias: Licença e Fidelidade.

Licença: Permissão para uso deste IP, concedida pelos seus termos de licenciamento.

Realeza: Depois que os usuários utilizam este IP, os royalties são devidos por chip.

IP constitui os blocos de construção fundamentais de chips, como USB, PCIe, CPU e outros. Todo o chip integra esses IPs, possibilitando funcionalidades complexas. A essência está na reutilização de IP, crucial para o desenvolvimento de chips com dezenas de milhões ou até bilhões de portas.

SOC（System On Chip): System On Chip (SoC) integra componentes como CPU, barramento, periféricos, etc., em um único chip. Por exemplo, um processador de smartphone exemplifica um SoC sofisticado.

Projeto:

Nível de transferência de registro (RTL) ：É uma linguagem de descrição de hardware usada para descrever circuitos digitais síncronos.

Lista de rede：RTL precisa ser sintetizado em uma netlist antes de se tornar um design de nível de portão.

SDC(Synopsys Design Chip) ：SDC é um arquivo fornecido pelo design que as ferramentas de síntese exigem para converter RTL em uma netlist. Os principais aspectos descritos no SDC incluem frequência operacional do chip, temporização de E/S do chip, regras de design, caminhos especiais e caminhos isentos de verificação, entre outros.

Congelar：Isso significa que não pode mais ser alterado. Por exemplo, "RTL freeze" indica que o código foi finalizado e "netlist freeze" significa que a netlist foi bloqueada e não pode ser modificada posteriormente.

Verificação：O foco principal está na metodologia de verificação de chip, garantindo consistência entre a verificação de RTL e o modelo de referência.

Simulação：A simulação normalmente envolve a geração de formas de onda que refletem intuitivamente cenários do mundo real, incluindo funcionalidade do chip, verificação e consumo de energia.