การผลิต:

เทปออก (ถึง): หมายถึงการส่งไฟล์ GDSII สุดท้ายไปยังโรงหล่อเพื่อการผลิต

หน้ากากแบบเต็มหน้า: หมายถึงหน้ากากทั้งหมดที่ใช้ในกระบวนการผลิตที่ได้รับการปรับแต่งสำหรับการออกแบบเฉพาะ

MPW (Multi Project Wafer): หลายโครงการใช้เวเฟอร์เดียวกัน ซึ่งหมายความว่ากระบวนการผลิตเดียวสามารถจัดการงานการผลิตสำหรับการออกแบบ IC หลายรายการพร้อมกันได้

MPW (Multi-Project Wafer) เกี่ยวข้องกับการแบ่งปันชุดมาส์กกับบุคคลอื่น ในขณะที่ FULL MASK กำหนดให้ใช้ชุดมาส์กโดยเฉพาะ สำหรับชิปที่มีความเสี่ยงสูง การเริ่มต้นด้วย MPW ช่วยให้ทำการทดสอบก่อนที่จะดำเนินการผลิต FULL MASK หากทุกอย่างผ่านการตรวจสอบแล้ว

ที่นั่ง：ในการวิ่ง MPW พื้นที่ขั้นต่ำที่มีจะเหมือนกับที่นั่งบน "รถรับส่ง" ซึ่งผู้เข้าร่วมสามารถเลือก "ที่นั่ง" ได้หนึ่งหรือหลายที่นั่ง "ที่นั่ง" แต่ละอันสอดคล้องกับพื้นที่ 3 มม. x 4 มม.

โรงหล่อ : ผู้ผลิตที่เชี่ยวชาญด้านการผลิตชิป เช่น TSMC, SMIC และ UMC เรียกว่าโรงหล่อ ในทางตรงกันข้าม บริษัท fabless ซึ่งรวมถึงบ้านออกแบบที่ไม่มีสิ่งอำนวยความสะดวกในการประกอบ ต่างพึ่งพาโรงหล่อเหล่านี้ในการผลิต

ขนมปังเวเฟอร์：เวเฟอร์คือวัสดุเซมิคอนดักเตอร์ชิ้นกลมบางที่ใช้เป็นรากฐานในการผลิตวงจรรวม

ตาย：หลังจากการหั่นเวเฟอร์แล้ว ชิปแต่ละตัวจะต้องถูกห่อหุ้มไว้ในบรรจุภัณฑ์เพื่อให้กลายเป็นไมโครชิปที่ใช้งานได้

ชิป：ชิปที่บรรจุขั้นสุดท้าย

ลูกโป่ง："การกระแทก" หมายถึงการก่อตัวของการบัดกรีกระแทก หลังจากเกิดรอยนูนขึ้น (เช่น ทอง ตะกั่วดีบุก หรือไร้สารตะกั่ว) บนพื้นผิวแผ่นเวเฟอร์ โดยทั่วไปจะใช้สำหรับกระบวนการบรรจุภัณฑ์แบบพลิกชิป

การเชื่อมลวด：การเชื่อมลวดหรือที่เรียกว่าการเชื่อมลวดหรือการเชื่อมต่อระหว่างลวด หมายถึงกระบวนการใช้ลวดโลหะ (เช่น ลวดทองหรืออลูมิเนียม) และการใช้ความร้อนหรือพลังงานล้ำเสียงเพื่อสร้างการเชื่อมต่อโซลิดสเตตภายในวงจรรวม การเชื่อมโยงชิปกับวงจรหรือ ลีดเฟรม

ฟลิปชิป：ชิปพลิกหรือที่เรียกว่าการติดชิปโดยตรง เกี่ยวข้องกับการบัดกรีกระแทกบนแผ่น I/O จากนั้นชิปจะถูกพลิกและให้ความร้อนเพื่อละลายการบัดกรี ทำให้เกิดการเชื่อมต่อกับพื้นผิวเซรามิก

CP(การตรวจสอบชิป): การทดสอบเวเฟอร์โดยตรงเกี่ยวข้องกับการทดสอบดายแต่ละตัวบนเวเฟอร์ทั้งหมด เพื่อให้แน่ใจว่าดายแต่ละตัวมีคุณสมบัติตรงตามลักษณะอุปกรณ์พื้นฐานหรือข้อกำหนดการออกแบบ โดยทั่วไปจะรวมถึงการตรวจสอบแรงดันไฟฟ้า กระแส เวลา และฟังก์ชันการทำงาน ทำหน้าที่ประเมินความสามารถในกระบวนการผลิตของโรงงาน Fab

FT(การทดสอบครั้งสุดท้าย)：เป็นขั้นตอนสุดท้ายก่อนที่ชิปจะออกจากโรงงาน โดยเกี่ยวข้องกับการทดสอบชิปในบรรจุภัณฑ์ ซึ่งได้รับการทดสอบหลังจากเสร็จสิ้นการทดสอบและบรรจุภัณฑ์ CP (Chip Probe) การทดสอบ FT ใช้เพื่อประเมินความสามารถในการผลิตของโรงงานบรรจุภัณฑ์

สำหรับการทดสอบ CP ระดับเวเฟอร์ หากพบว่าแม่พิมพ์มีข้อบกพร่อง จะช่วยหลีกเลี่ยงต้นทุนที่ไม่จำเป็นของบรรจุภัณฑ์และซับสเตรต

หลังจากการทดสอบ CP เสร็จสิ้น ยังมีโอกาสที่ชิปจะเสียหายในระหว่างกระบวนการบรรจุภัณฑ์ ดังนั้นการทดสอบ FT จึงจำเป็นเพื่อระบุและนำชิปที่ล้มเหลวออก

ผล ：ผลผลิตของเศษมีความเชื่อมโยงอย่างใกล้ชิดกับกระบวนการผลิต ชิปมีความเป็นไปได้ที่จะเกิดความล้มเหลว ซึ่งจะเพิ่มขึ้นตามขนาดของมัน ยิ่งชิปมีขนาดใหญ่เท่าใด โอกาสที่จะล้มเหลวก็จะยิ่งสูงขึ้นเท่านั้น

IP(ทรัพย์สินทางปัญญา): ในการออกแบบวงจรรวม หมายถึงโมดูลการทำงานที่สมบูรณ์ของวงจรรวมที่ได้รับการตรวจสอบ ใช้ซ้ำได้ และเฉพาะฟังก์ชัน

IP สามารถจำแนกตามเงื่อนไขการออกใบอนุญาตได้เป็นสองประเภท: ใบอนุญาตและความภักดี

ใบอนุญาตประกอบธุรกิจ: การอนุญาตให้ใช้ IP นี้ที่ได้รับจากเงื่อนไขการอนุญาต

ค่าภาคหลวง: หลังจากที่ผู้ใช้ใช้ IP นี้ ค่าลิขสิทธิ์จะครบกำหนดต่อชิป

IP ถือเป็นองค์ประกอบพื้นฐานของชิป เช่น USB, PCIe, CPU และอื่นๆ ชิปทั้งหมดรวม IP เหล่านี้เข้าด้วยกัน ทำให้เกิดฟังก์ชันที่ซับซ้อน สิ่งสำคัญอยู่ที่การนำ IP มาใช้ซ้ำ ซึ่งมีความสำคัญอย่างยิ่งต่อการพัฒนาชิปที่มีเกตนับสิบล้านหรือหลายพันล้านเกต

SOC（System On Chip): System On Chip (SoC) รวมส่วนประกอบต่างๆ เช่น CPU, บัส, อุปกรณ์ต่อพ่วง ฯลฯ ไว้ในชิปตัวเดียว ตัวอย่างเช่น โปรเซสเซอร์ของสมาร์ทโฟนเป็นตัวอย่างของ SoC ที่ซับซ้อน

ออกแบบ:

ระดับการลงทะเบียน-โอน (RTL) ：เป็นภาษาคำอธิบายฮาร์ดแวร์ที่ใช้อธิบายวงจรดิจิตอลซิงโครนัส

Netlist Net：ต้องสังเคราะห์ RTL ลงใน netlist ก่อนจึงจะกลายเป็นการออกแบบระดับเกทได้

TCS（Synopsys Design Chip) ：SDC เป็นไฟล์ที่จัดทำโดยการออกแบบที่เครื่องมือสังเคราะห์จำเป็นต้องใช้ในการแปลง RTL ให้เป็น netlist ลักษณะสำคัญที่อธิบายไว้ใน SDC ได้แก่ ความถี่ในการทำงานของชิป จังหวะเวลา IO ของชิป กฎการออกแบบ เส้นทางพิเศษ และเส้นทางที่ได้รับการยกเว้นจากการตรวจสอบ และอื่นๆ

แข็ง：หมายความว่าไม่สามารถเปลี่ยนแปลงได้อีกต่อไป ตัวอย่างเช่น "การหยุด RTL" บ่งชี้ว่าโค้ดได้รับการสรุปแล้ว และ "การหยุดรายการ netlist" หมายความว่ารายการสุทธิถูกล็อคและไม่สามารถแก้ไขได้เพิ่มเติม

การตรวจสอบ：จุดสนใจหลักอยู่ที่วิธีการตรวจสอบเศษ เพื่อให้มั่นใจถึงความสอดคล้องระหว่างการตรวจสอบ RTL และรุ่นอ้างอิง

การจำลอง：การจำลองโดยทั่วไปเกี่ยวข้องกับการสร้างรูปคลื่นที่สะท้อนถึงสถานการณ์ในโลกแห่งความเป็นจริงโดยสังหรณ์ใจ รวมถึงการทำงานของชิป การตรวจสอบ และการใช้พลังงาน