تیاری:

ٹیپ آؤٹ (ٹو): حتمی GDSII فائلوں کو مینوفیکچرنگ کے لیے فاؤنڈری میں جمع کرنے سے مراد ہے۔

مکمل ماسک: مینوفیکچرنگ کے عمل میں استعمال ہونے والے تمام ماسک سے مراد ایک مخصوص ڈیزائن کے لیے تیار کیا گیا ہے۔

MPW (ملٹی پروجیکٹ ویفر): متعدد پروجیکٹس جو ایک ہی ویفر کا اشتراک کرتے ہیں، یعنی ایک ہی مینوفیکچرنگ کا عمل متعدد IC ڈیزائنوں کے لیے بیک وقت پیداواری کاموں کو سنبھال سکتا ہے۔

MPW (ملٹی پروجیکٹ ویفر) میں دوسری پارٹیوں کے ساتھ ایک ماسک سیٹ کا اشتراک شامل ہے، جب کہ مکمل ماسک میں ماسک سیٹ کا خصوصی استعمال شامل ہے۔ زیادہ رسک والی چپس کے لیے، MPW کے ساتھ شروع کرنا FULL MASK پروڈکشن کا ارتکاب کرنے سے پہلے جانچ کی اجازت دیتا ہے اگر سب کچھ چیک آؤٹ ہو جاتا ہے۔

سیٹ：ایک MPW رن میں، دستیاب کم از کم رقبہ "شٹل" پر سیٹوں کے مترادف ہے، جہاں شرکاء ایک یا کئی "سیٹیں" منتخب کر سکتے ہیں۔ ہر "سیٹ" 3mm x 4mm جگہ کے مساوی ہے۔

فاؤنڈری : چپ بنانے میں مہارت رکھنے والے مینوفیکچررز، جیسے TSMC، SMIC، اور UMC، کو فاؤنڈری کے نام سے جانا جاتا ہے۔ اس کے برعکس، فیبلس کمپنیاں، جن میں بناوٹ کی سہولیات کے بغیر ڈیزائن ہاؤسز شامل ہیں، پیداوار کے لیے ان فاؤنڈریوں پر انحصار کرتے ہیں۔

کلچہ：ایک ویفر سیمی کنڈکٹر مواد کا ایک پتلا، گول ٹکڑا ہے جو مربوط سرکٹس کی تیاری کے لیے بنیاد کے طور پر استعمال ہوتا ہے۔

مر：ویفر ڈائسنگ کے بعد، ہر ایک چپ کو ایک پیکج میں سمیٹنے کی ضرورت ہوتی ہے تاکہ فنکشنل مائکروچپ بن سکے۔

چپ： فائنل پیک شدہ چپ۔

ٹکرانا： "بمپنگ" سے مراد سولڈر بمپس کی تشکیل ہے۔ ویفر کی سطح پر بڑھتے ہوئے ٹکرانے (جیسے سونا، ٹن لیڈ، یا لیڈ فری) کے بعد، یہ عام طور پر فلپ چپ پیکنگ کے عمل کے لیے استعمال ہوتا ہے۔

وائر بانڈنگوائر بانڈنگ، جسے وائر بانڈنگ یا وائر انٹر کنکشن بھی کہا جاتا ہے، دھاتی تاروں (جیسے سونے یا ایلومینیم کے تاروں) کو استعمال کرنے اور مربوط سرکٹس کے اندر ٹھوس ریاست کے کنکشن قائم کرنے کے لیے حرارت یا الٹراسونک توانائی کو استعمال کرنے، چپس کو سرکٹری سے منسلک کرنے کے عمل سے مراد ہے۔ لیڈ فریم.

فلپ چپ：فلپ چپ، جسے ڈائریکٹ چپ اٹیچمنٹ بھی کہا جاتا ہے، میں I/O پیڈز پر سولڈر بمپس جمع کرنا شامل ہے۔ اس کے بعد چپ کو پلٹ کر گرم کیا جاتا ہے تاکہ ٹانکے کے ٹکڑوں کو پگھلایا جا سکے، جس سے سیرامک ​​سبسٹریٹ کے ساتھ رابطہ قائم ہو جاتا ہے۔

CP(چِپ پروبنگ): ڈائریکٹ ویفر ٹیسٹنگ میں ہر فرد کی ڈائی کو پورے ویفر پر ٹیسٹ کرنا شامل ہے تاکہ یہ یقینی بنایا جا سکے کہ ہر ڈائی ڈیوائس کی بنیادی خصوصیات یا ڈیزائن کی خصوصیات پر پورا اترتا ہے۔ اس میں عام طور پر وولٹیج، کرنٹ، ٹائمنگ اور فعالیت کی تصدیق شامل ہوتی ہے۔ یہ فیب سہولت کی مینوفیکچرنگ کے عمل کی صلاحیتوں کا جائزہ لینے کے لیے کام کرتا ہے۔

FT(فائنل ٹیسٹ): چپ کے فیکٹری سے نکلنے سے پہلے یہ آخری مرحلہ ہے۔ اس میں پیک شدہ چپس کی جانچ شامل ہے، جو CP (Chip Probe) ٹیسٹ اور پیکیجنگ کی تکمیل کے بعد جانچے جاتے ہیں۔ FT ٹیسٹنگ کا استعمال پیکیجنگ سہولت کی مینوفیکچرنگ صلاحیتوں کا اندازہ لگانے کے لیے کیا جاتا ہے۔

ویفر لیول سی پی ٹیسٹنگ کے لیے، اگر کوئی ڈائی ناقص پایا جاتا ہے، تو یہ پیکیجنگ اور سبسٹریٹ کے غیر ضروری اخراجات سے بچتا ہے۔

CP ٹیسٹنگ مکمل ہونے کے بعد، پیکیجنگ کے عمل کے دوران چپ کی ناکامی کا امکان اب بھی موجود ہے۔ لہذا، کسی بھی ناکام چپس کی شناخت اور اسے ہٹانے کے لیے ایف ٹی ٹیسٹنگ ضروری ہے۔

پیداوار ： چپس کی پیداوار مینوفیکچرنگ کے عمل سے قریب سے جڑی ہوئی ہے۔ چپس میں ناکامی کا امکان ہوتا ہے، جو ان کے سائز کے ساتھ بڑھتا ہے — چپ جتنی بڑی ہوگی، ناکامی کا امکان اتنا ہی زیادہ ہوگا۔

IP（انٹلیکچوئل پراپرٹی）：انٹیگریٹڈ سرکٹ ڈیزائن میں، یہ تصدیق شدہ، دوبارہ قابل استعمال، اور فنکشن کے لیے مخصوص مربوط سرکٹ کے مکمل فنکشنل ماڈیول سے مراد ہے۔

آئی پی کو لائسنسنگ شرائط کے ذریعہ دو زمروں میں درجہ بندی کیا جاسکتا ہے: لائسنس اور وفاداری۔

لائسنس: اس آئی پی کو استعمال کرنے کی اجازت، اس کی لائسنسنگ شرائط کے ذریعے دی گئی ہے۔

رایلٹی: صارفین کے اس IP کو استعمال کرنے کے بعد، رائلٹی فی چپ واجب الادا ہے۔

IP چپس کے بنیادی بلڈنگ بلاکس کو تشکیل دیتا ہے، جیسے USB، PCIe، CPU، اور دیگر۔ پوری چپ ان IPs کو مربوط کرتی ہے، پیچیدہ افعال کو فعال کرتی ہے۔ جوہر آئی پی کے دوبارہ استعمال میں مضمر ہے، جو دسیوں ملین یا اربوں گیٹس کے ساتھ چپس تیار کرنے کے لیے اہم ہے۔

SOC(سسٹم آن چپ): سسٹم آن چپ (SoC) اجزاء جیسے CPU، بس، پیری فیرلز وغیرہ کو ایک ہی چپ میں ضم کرتا ہے۔ مثال کے طور پر، ایک اسمارٹ فون پروسیسر ایک نفیس SoC کی مثال دیتا ہے۔

ڈیزائن:

رجسٹر ٹرانسفر لیول (RTL) ： یہ ایک ہارڈ ویئر کی وضاحت کی زبان ہے جو ہم وقت ساز ڈیجیٹل سرکٹس کو بیان کرنے کے لیے استعمال ہوتی ہے۔

نیٹ لسٹ： گیٹ لیول ڈیزائن بننے سے پہلے RTL کو نیٹ لسٹ میں ترکیب کرنے کی ضرورت ہے۔

ٹیسیایس(Synopsys Design Chip) ：SDC ایک فائل ہے جو ڈیزائن کے ذریعہ فراہم کی جاتی ہے جس کی ترکیب کے اوزاروں کو RTL کو نیٹ لسٹ میں تبدیل کرنے کی ضرورت ہوتی ہے۔ SDC میں بیان کردہ کلیدی پہلوؤں میں چپ آپریٹنگ فریکوئنسی، چپ IO ٹائمنگ، ڈیزائن کے قواعد، خصوصی راستے، اور چیکنگ سے مستثنیٰ راستے شامل ہیں۔

منجمد：اس کا مطلب ہے کہ اسے مزید تبدیل نہیں کیا جاسکتا۔ مثال کے طور پر، "RTL منجمد" اشارہ کرتا ہے کہ کوڈ کو حتمی شکل دے دی گئی ہے، اور "نیٹ لسٹ منجمد" کا مطلب ہے کہ نیٹ لسٹ کو لاک کر دیا گیا ہے اور اس میں مزید ترمیم نہیں کی جا سکتی ہے۔

توثیق：بنیادی توجہ چپ کی تصدیق کے طریقہ کار پر ہے، RTL اور حوالہ ماڈل کی تصدیق کے درمیان مستقل مزاجی کو یقینی بنانا۔

تخروپن：سمولیشن میں عام طور پر ایسی لہریں پیدا کرنا شامل ہوتا ہے جو حقیقی دنیا کے منظرناموں کی عکاسی کرتا ہے، بشمول چپ کی فعالیت، تصدیق اور بجلی کی کھپت۔