יִצוּר:

TAPEOUT (TO): מתייחס להגשת קבצי GDSII הסופיים לבית היציקה לצורך ייצור.

מסיכה מלאה: מתייחס לכך שכל המסכות המשמשות בתהליך הייצור מותאמות לעיצוב ספציפי.

MPW (Multi Project Wafer): פרויקטים מרובים החולקים את אותו רקיק, כלומר תהליך ייצור יחיד יכול להתמודד עם משימות ייצור עבור מספר עיצובי IC בו-זמנית.

MPW (Multi-Project Wafer) כרוך בשיתוף ערכת מסכות עם גורמים אחרים, ואילו FULL MASK כרוך בשימוש בלעדי בערכת מסכות. עבור שבבים בסיכון גבוה יותר, החל מ-MPW מאפשר בדיקה לפני התחייבות לייצור FULL MASK אם הכל מסתדר.

מושב：בריצת MPW, השטח המינימלי הזמין דומה למושבים ב"שאטל", שבו המשתתפים יכולים לבחור "מושבים" אחד או כמה. כל "מושב" מתאים לשטח של 3 מ"מ x 4 מ"מ.

בית היציקה יצרנים המתמחים בייצור שבבים, כגון TSMC, SMIC ו-UMC, ידועים כ"מפעלי יציקה". לעומת זאת, חברות "מפעלים ללא ייצור", הכוללות בתי תכנון ללא מתקני ייצור, מסתמכות על מפעלי יציקה אלה לצורך ייצור.

רָקִיק: רקיק הוא פרוסה דקה ועגולה של חומר מוליכים למחצה המשמשת כבסיס לייצור מעגלים משולבים.

למות：לאחר חיתוך פרוסות, כל שבב בודד צריך להיות מובלע בחבילה כדי להפוך לשבב פונקציונלי.

שְׁבָב： השבב הארוז הסופי.

מכה："חבטות" מתייחס להיווצרות של בליטות הלחמה. לאחר גידול בליטות (כגון זהב, עופרת בדיל או נטולי עופרת) על משטח הוופל, הוא משמש בדרך כלל לתהליכי אריזה עם שבב הפוך.

חיבור חוטחיבור חוטים, הידוע גם כחיבור תיל או חיבור חוטים, מתייחס לתהליך השימוש בחוטי מתכת (כגון חוטי זהב או אלומיניום) והפעלת חום או אנרגיה קולית ליצירת חיבורי מצב מוצק בתוך מעגלים משולבים, קישור שבבים למעגלים או מסגרות עופרת.

פליצ'יפ：שבב Flip, הידוע גם בשם הצמדת שבב ישירה, כרוך בהפקדת בליטות הלחמה על רפידות I/O. לאחר מכן, השבב מתהפך ומחומם כדי להמיס את בליטות ההלחמה, יצירת חיבורים עם המצע הקרמי.

CP(חיטוט שבב): בדיקת רקיקית ישירה כוללת בדיקה של כל תבנית בודדת על הרקיק כולו כדי להבטיח שכל תבנית עומדת במאפייני המכשיר הבסיסיים או מפרטי העיצוב. זה כולל בדרך כלל אימות של מתח, זרם, תזמון ופונקציונליות. זה משמש להערכת יכולות תהליך הייצור של המתקן היצרני.

FT(מבחן סופי): זהו השלב האחרון לפני ששבב עוזב את המפעל. זה כולל בדיקת שבבים ארוזים, הנבדקים לאחר השלמת בדיקת ה-CP (Chip Probe) והאריזה. בדיקת FT משמשת להערכת יכולות הייצור של מתקן האריזה.

עבור בדיקת CP ברמת רקיק, אם מתגלה פגום, הוא מונע את העלויות המיותרות של אריזה ומצע.

לאחר השלמת בדיקת CP, עדיין קיימת אפשרות של כשל בשבב במהלך תהליך האריזה. לכן, יש צורך בבדיקת FT כדי לזהות ולהסיר שבבים שנכשלו.

תְשׁוּאָה ：תשואה של שבבים קשורה קשר הדוק לתהליך הייצור. לשבבים יש הסתברות לכשל, שגדלה עם גודלם - ככל שהשבב גדול יותר, כך הסבירות לכישלון גבוהה יותר.

IP（קניין רוחני）: בתכנון מעגלים משולבים, זה מתייחס למודול הפונקציונלי המלא של מעגל משולב מאומת, שניתן לשימוש חוזר וספציפי לפונקציה.

IP ניתן לסווג לפי תנאי רישוי לשתי קטגוריות: רישיון ונאמנות.

רישיון: הרשאה להשתמש ב-IP זה, הניתנת על פי תנאי הרישוי שלו.

תמלוגים: לאחר שהמשתמשים ישתמשו ב-IP זה, יש לשלם תמלוגים לכל שבב.

IP מהווה את אבני הבניין הבסיסיות של שבבים, כגון USB, PCIe, CPU ואחרים. השבב כולו משלב את כתובות ה-IP הללו, ומאפשר פונקציות מורכבות. המהות טמונה בשימוש חוזר ב-IP, חיוני לפיתוח שבבים עם עשרות מיליונים או אפילו מיליארדי שערים.

SOC(מערכת על שבב): מערכת על שבב (SoC) משלבת רכיבים כמו מעבד, אפיק, ציוד היקפי וכו', לתוך שבב אחד. לדוגמה, מעבד סמארטפון מדגים SoC מתוחכם.

לְעַצֵב:

רמת רישום-העברה (RTL) ：זו שפת תיאור חומרה המשמשת לתיאור מעגלים דיגיטליים סינכרוניים.

Netlist： RTL צריך להיות מסונתז ל-netlist לפני שהוא יכול להפוך לעיצוב ברמת השער.

SDC（Synopsys Design Chip) ：SDC הוא קובץ המסופק על ידי העיצוב שכלי סינתזה דורשים כדי להמיר RTL ל-netlist. היבטים מרכזיים המתוארים ב-SDC כוללים בין היתר תדירות הפעלת שבב, תזמון IO של שבב, כללי עיצוב, נתיבים מיוחדים ונתיבים הפטורים מבדיקה.

להקפיא： זה אומר שאי אפשר לשנות אותו יותר. לדוגמה, "הקפאת RTL" מציינת שהקוד הושלם, ו"הקפאת נטליסט" פירושו שה-Netlist ננעל ולא ניתן לשנות אותו יותר.

אימות:ההתמקדות העיקרית היא במתודולוגיית אימות השבבים, הבטחת עקביות בין אימות RTL לבין מודל הייחוס.

הדמיה：הדמיה כוללת בדרך כלל יצירת צורות גל המשקפות באופן אינטואיטיבי תרחישים מהעולם האמיתי, כולל פונקציונליות של שבבים, אימות וצריכת חשמל.