Herstellung:

TAPEOUT (TO): Bezieht sich auf die Übermittlung der endgültigen GDSII-Dateien an die Gießerei zur Herstellung.

VOLLSTÄNDIGE MASKE: Bezieht sich auf alle im Herstellungsprozess verwendeten Masken, die auf ein bestimmtes Design zugeschnitten sind.

MPW (Multi Project Wafer): Mehrere Projekte nutzen denselben Wafer, d. h. ein einzelner Herstellungsprozess kann Produktionsaufgaben für mehrere IC-Designs gleichzeitig bewältigen.

MPW (Multi-Project Wafer) beinhaltet die gemeinsame Nutzung eines Maskensatzes mit anderen Parteien, während FULL MASK die exklusive Nutzung eines Maskensatzes beinhaltet. Bei Chips mit höherem Risiko ermöglicht das Beginnen mit MPW das Testen, bevor man sich, wenn alles in Ordnung ist, auf die FULL MASK-Produktion einlässt.

SEAT：Bei einem MPW-Lauf ist die verfügbare Mindestfläche vergleichbar mit den Sitzen in einem „Shuttle“, wobei die Teilnehmer einen oder mehrere „Sitze“ auswählen können. Jeder „Sitz“ entspricht einer Fläche von 3 mm x 4 mm.

Giesserei : Hersteller, die sich auf die Chipherstellung spezialisiert haben, wie TSMC, SMIC und UMC, werden als Gießereien bezeichnet. Fabless-Unternehmen, zu denen auch Designhäuser ohne Fertigungsanlagen gehören, sind dagegen bei der Produktion auf diese Gießereien angewiesen.

Waffel：Ein Wafer ist eine dünne, runde Scheibe aus Halbleitermaterial, die als Grundlage für die Herstellung integrierter Schaltkreise verwendet wird.

Eine：Nach dem Wafer-Dicing muss jeder einzelne Chip in ein Paket gekapselt werden, um ein funktionsfähiger Mikrochip zu werden.

Chip：Der endgültig verpackte Chip.

Beule：„Bumping“ bezieht sich auf die Bildung von Löthöckern. Nach dem Wachsen von Löthöckern (z. B. aus Gold, Zinn-Blei oder bleifrei) auf der Waferoberfläche wird es häufig für Flip-Chip-Verpackungsprozesse verwendet.

Drahtbonden：Drahtbonden, auch als Drahtbonden oder Drahtverbindung bekannt, bezeichnet den Prozess, bei dem Metalldrähte (z. B. Gold- oder Aluminiumdrähte) verwendet und Hitze oder Ultraschallenergie angewendet werden, um Festkörperverbindungen innerhalb integrierter Schaltkreise herzustellen und Chips mit Schaltkreisen oder Anschlussrahmen zu verbinden.

Flip Chip：Flip Chip, auch als direkte Chipbefestigung bekannt, beinhaltet das Aufbringen von Lötperlen auf I/O-Pads. Der Chip wird dann umgedreht und erhitzt, um die Lötperlen zu schmelzen und Verbindungen mit dem Keramiksubstrat herzustellen.

CP(Chip-Probing): Beim direkten Wafertest wird jeder einzelne Chip auf dem gesamten Wafer getestet, um sicherzustellen, dass jeder Chip die grundlegenden Geräteeigenschaften oder Designspezifikationen erfüllt. Dazu gehört normalerweise die Überprüfung von Spannung, Strom, Timing und Funktionalität. Es dient dazu, die Herstellungsprozessfähigkeiten der Fertigungsanlage zu bewerten.

FT(FinalTest): Dies ist der letzte Schritt, bevor ein Chip die Fabrik verlässt. Dabei werden verpackte Chips getestet, die nach Abschluss des CP-Tests (Chip Probe) und der Verpackung getestet werden. Der FT-Test wird verwendet, um die Fertigungskapazitäten der Verpackungsanlage zu bewerten.

Wenn bei CP-Tests auf Waferebene ein Chip als defekt befunden wird, werden unnötige Kosten für Verpackung und Substrat vermieden.

Nach Abschluss des CP-Tests besteht immer noch die Möglichkeit eines Chipfehlers während des Verpackungsprozesses. Daher ist ein FT-Test erforderlich, um fehlerhafte Chips zu identifizieren und zu entfernen.

Ausbeute ：Die Ausbeute von Chips hängt eng mit dem Herstellungsprozess zusammen. Chips haben eine Ausfallwahrscheinlichkeit, die mit ihrer Größe zunimmt – je größer der Chip, desto höher die Ausfallwahrscheinlichkeit.

IP(Geistiges Eigentum): Bezieht sich im integrierten Schaltkreisdesign auf das vollständige Funktionsmodul eines verifizierten, wiederverwendbaren und funktionsspezifischen integrierten Schaltkreises.

IP kann anhand der Lizenzbedingungen in zwei Kategorien eingeteilt werden: Lizenz und Loyalität.

Lizenz: Erlaubnis zur Verwendung dieses geistigen Eigentums gemäß den Lizenzbedingungen.

Königtum: Nachdem Benutzer diese IP genutzt haben, fallen Lizenzgebühren pro Chip an.

IP stellt die grundlegenden Bausteine ​​von Chips dar, wie USB, PCIe, CPU und andere. Der gesamte Chip integriert diese IPs und ermöglicht so komplexe Funktionen. Das Wesentliche liegt in der IP-Wiederverwendung, die für die Entwicklung von Chips mit zig Millionen oder sogar Milliarden von Gates von entscheidender Bedeutung ist.

SOC（System On Chip): System On Chip (SoC) integriert Komponenten wie CPU, Bus, Peripheriegeräte usw. in einen einzigen Chip. Ein Smartphone-Prozessor ist beispielsweise ein Beispiel für ein hoch entwickeltes SoC.

Design:

Register-Transfer-Level (RTL) ：Es handelt sich um eine Hardwarebeschreibungssprache, die zur Beschreibung synchroner digitaler Schaltkreise verwendet wird.

Netzliste: RTL muss in eine Netzliste synthetisiert werden, bevor es zu einem Gate-Level-Design werden kann.

SDC（Synopsys Design Chip) ：SDC ist eine vom Design bereitgestellte Datei, die Synthesetools benötigen, um RTL in eine Netzliste umzuwandeln. Zu den im SDC beschriebenen Schlüsselaspekten gehören unter anderem die Chip-Betriebsfrequenz, das Chip-IO-Timing, Designregeln, spezielle Pfade und von der Prüfung ausgenommene Pfade.

Tiefkühler：Das bedeutet, dass es nicht mehr geändert werden kann. Beispielsweise bedeutet „RTL Freeze“, dass der Code fertiggestellt wurde, und „Netlist Freeze“ bedeutet, dass die Netzliste gesperrt wurde und nicht weiter geändert werden kann.

Verification：Der Schwerpunkt liegt auf der Chip-Verifizierungsmethodik, um die Konsistenz zwischen der RTL-Verifizierung und dem Referenzmodell sicherzustellen.

Simulation：Bei der Simulation geht es normalerweise darum, Wellenformen zu erzeugen, die reale Szenarien, einschließlich Chipfunktionalität, Verifizierung und Stromverbrauch, intuitiv widerspiegeln.